

# HTL 集成 电路

国防工业出版社



金玉良緣

百年好合

珠連璧合

天作之合

百年好合



TN4

## 总 表

HTL 集成电路基础

HTL 中小规模集成电路

HTL 集成电路综合应用

## 附 录



第一部分

第二部分

第三部分

第四部分

第五部分

TN4/001

274

# 中国集成电路 大 全

## HTL 集 成 电 路

《中国集成电路大全》编写委员会 编



国防工业出版社


TN4/001

274

# 中国集成电路 大 全

## HTL 集 成 电 路

《中国集成电路大全》编写委员会 编



国防工业出版社

# 中国集成电路

## 大 全

HTL 集成电路

《中国集成电路大全》编写委员会 编

\*

国防工业出版社出版

新华书店北京发行所发行 各地新华书店经售

国防工业出版社印刷厂印装

\*

787×1092 1/16 印张15 插页2 341千字

1987年8月第一版 1987年8月第一次印刷 印数：00,001—11,700册

统一书号：15034·3193 定价：4.65元

科技新书目147—131

# 主 编

赵保经

## 前八分册编写委员会成员

(以姓氏笔划为序)

王国定	王鸿宾	尹嘉祥	卢克盛	朱介炎
朱家维	刘国臣	吴文鍊	李会昌	陈建明
陈锦秋	沈国政	何明章	杨润生	郑敏政
赵保经	胡恩蔚	施鹤鸣	唐长钧	唐明道
徐筱棣	黄卓玲	崔忠勤	章倩苓	童本敏
韩锡芳	路民峰	蒋建飞	谯振刚	黎心源
蔡明政	薛春刚			

责任编辑

王晓光

装帧设计

杨庆英 陈树岑

## 序 言

当前电子工业正经历着日新月异的加速发展过程，它已成为人类认识世界和改造世界的强有力工具。作为电子技术最重要的基础产品之一的集成电路，也已纵深宽广地渗入各个应用领域。从人们对微观世界基本粒子的研究，到茫无边际宇宙空间的探索；从大型联合企业的设计到交通运输的自动控制；从与人们健康休戚相关的医疗设备到戴在手腕上的电子手表，都离不开集成电路。可以毫不夸张地说，现在集成电路已成为电子工业的基石，自动化的尖兵，是当前国际上最富于竞争意义和最活跃的电子产品之一。

我国的集成电路已经历了十余年的生产和应用实践。特别是近五年多来，国产集成电路的系列品种呈现了蓬勃发展的新形势。如今在欣欣向荣的我国微电子工业领域，除了已有较长时间生产和应用历史的 HTL、TTL 和运算放大器等集成电路外，还包括低功耗CMOS和超高速ECL等一类集成电路，并相继出现了存储器、微处理机电路、外围接口电路、微波集成电路以及正在兴起的各类模拟集成电路。

鉴于我国集成电路发展的新形势和应用与生产部门的迫切需要，经电子工业部领导同意，中国电子器件工业总公司于一九八〇年十月开始筹备《中国集成电路大全》（以下简称《大全》）的编写工作。在国防工业出版社和许多有关部门与单位的积极配合和大力支持下，于一九八一年六月组成《大全》前八分册编写委员会。

根据我国集成电路的发展现状和生产与应用前景以及国内需求的缓急程度，本《大全》拟将分册分期陆续编辑出版。近期内将出版下述八个分册：

- TTL集成电路；
- 集成运算放大器；
- CMOS集成电路；
- 接口集成电路；
- ECL集成电路；
- 集成稳压器与非线性模拟集成电路；
- 微型计算机集成电路；
- HTL 集成电路。

今后并将根据实际情况，拟继续编辑出版音响集成电路、电视机集成电路、存储器集成电路、线性放大器集成电路、微波集成电路、混合集成电路和其它集成电路分册。

编写本《大全》的主要目的是，向国内各行各业的集成电路使用者提供一套比较完整的国产集成电路的系列、品种、特性、工作原理和应用的工具书，并向整机设计者提供在今后几年内将陆续应世的国产集成电路的新系列、新品种的特性和应用技术数据，以供新机种设计时参考。近五、六年来，我国集成电路系列品种经过多次规划、整顿，已开始纳入标准化、系列化和通用化的轨道，而且今后在相当长一段时期内，我国需要的集成电路系列品种也已比较明确。因此，编写这样一套图书既可满足国内迫切需要，同时亦有现实可能。

本《大全》还将向国内集成电路生产单位展示各大类集成电路的发展方向，以作为新产品选型的依据之一。

本《大全》也将向有关领导部门介绍国产集成电路产品分类和应用概况以及现阶段的发展趋向；另外，《大全》还将向有关科技人员和大专院校师生提供有关我国集成电路标准化、系列化和通用化方面的具体知识。

在编写特点方面，本《大全》不同于一般的集成电路产品手册。它除了比较系统地介绍国产各类集成电路的系列品种、型号和特性参数外，还分门别类地简单阐述具体电路的工作原理、线路结构和功能特点以及典型应用与测试方法，力图将集成电路的特性、原理和应用三者结合起来。本《大全》亦不同于一般的教科书。它是紧紧围绕具体产品来阐明原理，其内容简明扼要，便查易读。在内容选取方面，本《大全》遵循下述诸原则：

1. 与国际通用的、已列入我国集成电路优选系列且现已生产的品种，是本《大全》重点介绍的内容。

2. 已经列入我国集成电路优选系列而目前尚未生产的，但预计近期即将试制和生产的集成电路系列品种，是本《大全》的主要内容之一。

3. 虽尚未列入我国集成电路优选系列，但在国内已经经历了一段时期的生产和应用实践，并表明具有一定应用价值的品种，也列入本《大全》中。

本《大全》还提供了我国已制订的有关各类集成电路的测试原理和测试方法。

当然，本《大全》正同其它技术书一样，不可能长久地、充分地反映我国集成电路的面貌。为此《大全》编委会将定期地对本《大全》进行修订、删节、补遗和不断地增出新的分册。我们热切地希望国内各有关单位和同志为《大全》的进一步完善而提出宝贵意见和建议。

最后，值《中国集成电路大全》前八分册陆续出版之际，谨向积极支持或协助本书编辑和出版工作的许多单位和有关同志深表谢忱！

电子工业部  
中国电子器件工业总公司

## 《HTL集成电路》编写说明

本书系《中国集成电路大全》的HTL集成电路分册。全书共分五个部分：

第一部分是总表，综合性地介绍了HTL集成电路系列，其中包括中、外型号对照表。

第二部分包括第一、二章，介绍HTL电路的基本原理、特性与电参数测试方法原理。

第三部分包括第三、四、五章，详细介绍了HTL中、小规模集成电路的原理、特点和典型应用。电路品种有逻辑门、J-K触发器、单稳态触发器、HTL-TTL电平转换器、计数器、译码器及移位寄存器等。

第四部分包括第六、七章，介绍HTL电路的使用方法、系统设计以及注意事项，列举了HTL集成电路的综合应用实例。

本书最后的附录部分列出了HTL电路的专用筛选工艺条件，并简要介绍了和HTL电路相关的LH集成电路及发电机电压调节器集成电路。

HTL集成电路是一种在机械加工设备中广泛使用的高抗干扰逻辑电路。编写本书的目的主要是为从事机械、化工、冶金等方面的科研、设计、生产和管理的工作人员提供一本比较完整、系统、实用的国产HTL集成电路工具书。

本书由《中国集成电路大全》编委会成员尹嘉祥（编写组长）、徐筱棣编写；

本书承蒙清华大学计算机系王尔乾副教授审校了全部章节；

邮电部508厂姚金生工程师为本书提供了LH集成电路的有关资料；

北京半导体器件三厂黎心源副总工程师为本书编写提出了宝贵建议；

上海无线电十九厂、北京半导体器件三厂等单位对本书的编写工作给予了很大支持；

在此一并表示感谢！

书中谬误之处，敬请读者批评指正。

编 者

# 目 录

## 第一部分 总 表

表01	参数、文字符号及功能端符号一览表	2
表02	国产HTL集成电路系列品种(按功能)检索表	3
表03	国产 HTL 集成电路系列品种外引线功能端(按序号)排列表	4
表04	国内外 HTL 集成电路同类产品型号对照表	9

## 第二部分 HTL集成电路基础

第一章 绪论	12	
1.1	HTL 集成电路诞生的技术背景	12
1.2	HTL 集成电路的抗干扰性能	13
一、	各种逻辑电路的主要参数比较	13
二、	HTL 电路的抗干扰试验	13
1.3	HTL 集成电路的工作原理和性能特点	15
一、	DTL 与非门的抗干扰特性分析	15
二、	HTL 与非门的抗干扰特性	17
1.4	国内外HTL 集成电路品种概况	18

第二章 HTL集成电路的特性曲线和电参数测试方法原理	24	
2.1	HTL 集成电路的特性曲线	24
2.2	HTL 集成电路的参数测试方法原理	31

## 第三部分 HTL中小规模集成电路

第三章 HTL门电路	40	
3.1	HTL与非门电路——CH 2007, CH2008, CH2009, CH2010, CH2013, H003, H004,	

H006	40	
一、	线路图、逻辑图和逻辑表达式	40
二、	封装形式和外引线功能端排列	41
三、	电参数	42
四、	典型应用	42
1.	组成其它逻辑门电路	42
2.	组成R-S触发器	43
3.	脉冲发生器	44
4.	脉冲延迟电路	48
5.	脉冲整形电路	51
3.2	HTL 与非门(无源输出) 电 路——CH2012, CH2003, CH2002, CH2001, H005, H007	53
一、	特点	54
二、	线路图、逻辑图和逻辑表达式	54
三、	封装形式和外引线功能端排列	54
四、	电参数	55
五、	典型应用	56
3.3	HTL 与非驱动器(集电极开 路输出) 电路——CH008, CH009, H008, H009	57
一、	特点	57
二、	线路图、逻辑图和逻辑表达式	57
三、	封装形式和外引线功能端排列	57
四、	电参数	58
五、	典型应用	59
1.	“线或”连接	59
2.	锯齿波发生器	60
3.	负载电流增大方法	60
4.	驱动继电器	61
5.	驱动指示灯	61
3.4	HTL 与门电路——H001, H002	61
一、	线路图、逻辑图和逻辑表达式	61
二、	封装形式和外引线功能端排列	62
三、	电参数	62
3.5	HTL 与或非门电路—— CH0673, H011	63

一、线路图、逻辑图和逻辑表达式 .....	63	5. 高精度多谐振荡器 .....	104
二、封装形式和外引线功能端排列 .....	63	4.3 HTL 电平转换器接口电路	
三、电参数 .....	64	——CH2016, CH 2017,	
四、典型应用 .....	64	J 003, J 004 .....	104
1. 组成 $R-S$ 触发器 .....	64	一、特点 .....	104
2. 组成锁定触发器 .....	65	二、线路图、逻辑图和外引线功能端	
3.6 HTL 与扩展器——CH2006,		排列 .....	105
H010 .....	66	三、电参数 .....	106
一、特点 .....	66	四、典型应用 .....	107
二、线路图、逻辑图和逻辑表达式 .....	66	<b>第五章 HTL 中规模集成电路</b> .....	108
三、封装形式和外引线功能端排列 .....	66	5.1 二-五-十进制非同步计数器	
四、电参数 .....	67	——H150, CH150 .....	108
五、典型应用 .....	67	一、特点 .....	108
<b>第四章 HTL 触发器和其他有关</b>		二、逻辑图、外引线功能端排列 .....	108
<b>电路</b> .....	68	三、工作原理 .....	109
4.1 HTL $J-K$ 触发器——CH2005,		四、电参数 .....	113
CH2014, H013 .....	68	五、电参数测试方法 .....	114
一、特点 .....	68	六、典型应用 .....	115
二、线路图、逻辑图和外引线功能端排		1. $N$ 分频器 .....	115
列 .....	69	2. 组成多位二-十进制计数器 .....	116
三、工作原理 .....	71	<b>5.2 二-十进制同步加/减计数</b>	
四、电参数 .....	74	器——CH2020, H153 .....	116
五、典型应用 .....	76	一、特点 .....	118
1. 非同步计数电路 .....	77	二、逻辑图、外引线功能端排列 .....	118
2. 同步计数电路 .....	86	三、工作原理 .....	118
3. 可逆计数电路 .....	91	四、电参数 .....	120
4. 移位寄存器 .....	93	五、电参数测试方法 .....	122
5. 环形计数器 .....	94	六、典型应用 .....	122
4.2 HTL 单稳态多谐振荡器——		1. $N$ 位十进制加/减计数器 .....	122
CH2015, J 240 .....	96	2. $N$ 分频器 .....	123
一、性能特点 .....	96	3. 单相时钟脉冲驱动 .....	123
二、线路图、逻辑图和外引线功能端排		<b>5.3 四位二进制同步加/减计数</b>	
列 .....	97	器——CH2021 .....	124
三、工作原理 .....	97	一、特点 .....	124
四、电参数 .....	98	二、逻辑图、外引线功能端排列 .....	124
五、电参数测试方法 .....	100	三、工作原理 .....	124
1. 输出高电平电压 $V_{OH}$ .....	100	四、电参数 .....	126
2. 输出低电平电压 $V_{OL}$ .....	100	五、电参数测试方法 .....	127
3. 内部定时电阻 $R_T$ .....	101	六、典型应用 .....	127
4. 传输延迟时间 $t_{PLH}$ 和 $t_{PHL}$ .....	101	1. $4 \times N$ 位二进制加/减计数器 .....	127
六、典型应用 .....	102	2. $N$ 分频器 .....	127
1. 脉冲展宽 .....	102	3. 二-十进制/二进制数码相互转换 .....	127
2. 脉冲整形 .....	103		
3. 脉冲延迟 .....	103		
4. 脉冲前沿整形电路 .....	103		

CH2019, H270 .....	128	一些问题 .....	160
一、特点 .....	129	一、电参数表的使用 .....	160
二、逻辑图、外引线功能端排列 .....	129	二、系统设计中的一些问题 .....	161
三、工作原理 .....	129	三、系统调试中的一些问题 .....	166
四、电参数 .....	132	<b>6.2 HTL 集成电路与其它逻辑</b>	
五、电参数测试方法 .....	133	系统的接口应用 .....	167
六、典型应用 .....	134	一、HTL 电路驱动 n-p-n 晶体管 .....	168
1. 数字显示计数电路.....	134	二、HTL 电路驱动 p-n-p 晶体管 .....	168
2. 3 线-8 线及 4 线-16 线译码器.....	134	三、n-p-n 晶体管电路驱动 HTL 电路 .....	169
3. 节拍脉冲发生器.....	136	四、p-n-p 晶体管电路驱动 HTL 电路 .....	169
4. 定时控制电路.....	137	五、HTL → TTL 电平转换电路 .....	169
<b>5.5 4 位移位寄存器——CH2022,</b>		六、TTL → HTL 电平转换电路 .....	170
H390 .....	138	七、HTL → PMOS 电平转换电路 .....	170
一、特点 .....	138	八、PMOS → HTL 电平转换电路 .....	171
二、逻辑图、外引线功能端排列 .....	138	九、HTL → NMOS 电平转换电路 .....	172
三、工作原理 .....	138	十、NMOS → HTL 电平转换电路 .....	172
四、电参数 .....	141	十一、HTL → CMOS 电平转换电路 .....	172
五、电参数测试方法 .....	142	十二、CMOS → HTL 电平转换电路 .....	173
六、典型应用 .....	142	<b>第七章 综合应用 .....</b>	174
1. 多级联接.....	142	7.1 通用程序控制器 .....	174
2. 串行 → 并行数据转换.....	142	7.2 在数控装置中的应用 .....	178
3. 并行 → 串行数据转换.....	145	7.3 数字控制应用实例几则 .....	191
4. N 进制环形计数器.....	146	一、数字行缝机 .....	191
5. 计数“锁存”电路.....	146	二、HTL 数字式可控硅自动调速装置 .....	194
6. 基本数字运算.....	147	7.4 在步进电动机脉冲分配器中	
<b>5.6 四异或门——CH0683 .....</b>	150	的应用 .....	199
一、特点 .....	150	<b>第五部分 附录</b>	
二、线路图、逻辑图和外引线功能端		<b>附录 I HTL 集成电路的老化筛选</b>	
排列 .....	150	条件 .....	210
三、工作原理 .....	150	<b>附录 II 类 HTL 电路——H108 汽</b>	
四、电参数 .....	152	车交流发电机电压调节	
五、典型应用 .....	152	控制门电路 .....	215
1. “异”电路 .....	152	<b>附录 III LH 系列低速高抗干扰</b>	
2. “同”电路 .....	153	数字集成电路 .....	217
3. 比较电路 .....	153		
4. 数值比较电路 .....	154		
5. 倍频电路 .....	155		
6. 原码/反码选择器 .....	156		
7. 构成运算电路 .....	156		

#### 第四部分 HTL 集成电路 综合应用

#### 第六章 HTL 集成电路应用指南 .....

##### 6.1 HTL 集成电路系统设计中的

第一部分

# 总 表

表01 参数、文字符号及功能端符号一览表

参数文字符号	含 义	参数文字符号	含 义
$BV_{CER}$	输出击穿电压	$R$	电阻器
$BV_R$	二极管反向击穿电压	$R_L$	负载电阻
$C$	计数器; 电容器	$R_T$	内接定时电阻
$C_I$	输入电容	$SR$	移位寄存器
$C_L$	负载电容	$T$	温度; 晶体管
$C_T$	外接定时电容	$T, T_A, T_B, \dots$	触发器
$D$	电动机	$T_A$	环境温度
$DW$	单稳态触发器	$T_J$	结温
$D_1, D_2, \dots$	二极管	$t_{PHL}$	高电平到低电平传
$f$	频率		输延迟时间
$f_M$	最高工作频率	$t_{PLH}$	低电平到高电平传
$I$	电流		输延迟时间
$I_{cc}$	电源电流	$t_W$	脉冲宽度
$I_{cch}$	输出高电平时电源电 流	$t_f$	脉冲下降时间
$I_{ccl}$	输出低电平时电源电 流	$t_r$	脉冲上升时间
		$V$	电压
		$V_{cc}$	电源电压
$I_{IH}$	输入高电平电流	$V_{co}$	压控振荡器
$I_{IL}$	输入低电平电流	$V_F$	二极管正向电压
$I_{OH}$	输出高电平电流	$V_I$	输入电压
$I_{OL}$	输出低电平电流	$V_{IH}$	输入高电平电压
$I_{os}$	输出短路电流	$V_{IL}$	输入低电平电压
$I_{OR}$	输出漏电流	$V_m$	脉冲幅度
$I_R$	二极管反向电流	$V_N$	抗干扰电压
$J_1, J_2, \dots$	继电器	$V_o$	输出电压
$L$	电感器	$V_{off}$	关门电平
$LAT$	锁存器	$V_{on}$	开门电平
$M$	门电路	$V_{OH}$	输出高电平电压
$N$	分频器	$V_{OHS}$	输出高电平电压 (扩展端)
$N_i$	扇入系数		
$N_o$	扇出系数	$V_{OL}$	输出低电平电压
$P$	功率	$Z$	阻抗
$q$	脉冲占空比	$\Sigma$	加法器

引出端名称	符 号	引出端名称	符 号
$A, B, C, \dots$	门输入	$M$	方式控制
$A_0, A_1, A_2 \dots$	译码输入	$NC$	空脚
$B$	外接电阻/电容	$Q, \bar{Q}$	触发输出
$CP, CP_A, CP_B$	时钟脉冲输入	$Q_{CO}$	计数进位输出
$CP_+$	控制电平输入	$Q_{CB}$	计数借位输出
$CP_D$	减时钟脉冲输入	$Q_0, Q_1, Q_2, \dots$	寄存输出, 计数输出
$C_r$	清除	$R_D$	直接复位
$CP_U$	加时钟脉冲输入	$R_x$	内接电阻端
$C_x$	外接电容端	$R_{0A}, R_{0B}$	复“0”输入
$D_0, D_1, D_2, \dots$	并行数据输入	$S_D$	直接置位
$E_x$	扩展端	$D_s$	串行数据输入
GND	接地	$T$	$T$ 输入
$J, K$	$J-K$ 输入端	$Y$	门输出
$LD$	寄存控制	$Y_0, Y_1, Y_2, \dots$	译码输出

表02 国产HTL集成电路系列品种(按功能)检索表


电 路 名 称	国标型号	部标型号	页 数
8 输入与门		H001	61
双 4 输入与门(可扩展)		H002	61
8 输入与非门(可扩展)		H003	40
双 4 输入与非门(可扩展)	CH2008	H004	40
双 4 输入与非门(可扩展, 无源输出)	CH2001	H005	53
三 3 输入与非门(无源输出)	CH2002		53
三 3 输入与非门	CH2009		40
四 2 输入与非门	CH2010	H006	40
四 2 输入与非门(无源输出)	CH2003	H007	53
四反相器(可扩展)	CH2007		40
六反相器(无源输出)	CH2012		53
六反相器	CH2013		40
双 4 输入与扩展器	CH2006		66
8 输入与非驱动器(可扩展, 集电极开路输出)	CH008	H008	57
双 4 输入与非驱动器(可扩展, 集电极开路输出)	CH009	H009	57
双 5 输入与扩展器		H010	66
4-3-3 输入与或非门		H011	63
双 2-2 输入与或非门(可扩展)	CH0673		63
与门输入 $J-K$ 触发器	CH2014	H013	68

(续)

电 路 名 称	国标型号	部标型号	页数
双下降沿 J-K触发器	CH2005		68
六TTL-HTL电平转换器	CH2017	J 003	104
五HTL-TTL电平转换器	CH2016	J 004	104
双单稳态多谐振荡器	CH2015	J 240	96
二-五-十进制非同步计数器	CH150	H150	108
二-十进制同步加/减计数器(双时钟)	CH2020	H153	116
4位二进制同步加/减计数器(双时钟)	CH2021		124
4线-10线译码器/驱动器(高压、集电极开路输出)	CH2018	H270	128
4线-10线译码器	CH2019		128
4位移位寄存器	CH2022	H390	138
四异或门	CH0683		150


表03 国产HTL集成电路系列品种外引线功能  
端 (按序号) 排列表

国标系列




$$\text{逻辑方程: } Y = \overline{A} \cdot B \cdot C \cdot D (E_x)$$

图03-1 CH2001





$$\text{逻辑方程: } Y = \overline{A} \cdot B \cdot \overline{C}$$

图03-2 CH2002




$$\text{逻辑方程: } Y = \overline{A} \cdot \overline{B}$$

图03-3 CH2003



$$\text{逻辑方程: } E_x = A \cdot B \cdot C \cdot D$$


图03-4 CH2005



$$\text{逻辑方程: } Y = \overline{A} \cdot E_x$$


图03-6 CH2007

图03-5 CH2006




逻辑方程:  $Y = \overline{A} \cdot B \cdot C \cdot L(E_x)$

图03-7 CH2008




逻辑方程:  $Y = \overline{A} \cdot B \cdot C$

图03-8 CH2009




逻辑方程:  $Y = \overline{A} \cdot B$

图03-9 CH2010



逻辑方程:  $Y = \overline{A}$

图03-10 CH2012



逻辑方程:  $Y = \overline{A}$

图03-11 CH2013






图03-12 CH2014




逻辑方程:  $Y = \overline{A}$

图03-13 CH2015



逻辑方程:  $Y = \overline{A}$

图03-14 CH2016



逻辑方程:  $Y = \overline{A}$

图03-15 CH2017




图03-16 CH2018




图03-17 CH2019




图03-18 CH2020




图03-19 CH2021




图03-20 CH2022




图03-21 CH150


逻辑方程:  $Y = \overline{A} \cdot B + C \cdot D(E_x)$ 

图03-22 CH0673


逻辑方程:  $Y = A \oplus B$ 

图03-23 CH0683


逻辑方程:  $Y = A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H(E_x)$ 

图03-24 CH008






图03-25 CH009

## 部标系列




逻辑方程:  $Y = A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H$

图03-26 H001




逻辑方程:  $Y = A \cdot B \cdot C \cdot D \cdot (E_x)$

图03-27 H002




逻辑方程:  $Y = A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H \cdot (E_x)$

图03-28 H003




逻辑方程:  $Y = \overline{A \cdot B \cdot C \cdot D \cdot (E_x)}$

图03-29 H004



逻辑方程:  $Y = \overline{A \cdot B \cdot C \cdot D}$

图03-30 H005



逻辑方程:  $Y = \overline{A \cdot B}$

图03-31 H006




图03-32 H007




图03-33 H008




图03-34 H009




逻辑方程:  $E_x = A \cdot B \cdot C \cdot D \cdot E$ 逻辑方程:  $Y = \overline{A \cdot B \cdot C \cdot D + E \cdot F \cdot G + H \cdot I \cdot J}$ 

图03-37 H013




图03-38 H150




图03-39 H153




图03-40 H270




图03-41 H390


逻辑方程:  $Y = \bar{A}$ 

图03-42 J003


逻辑方程:  $Y = \bar{A}(E_x)$ 

图03-43 J004




图03-44 J240

表04 国内外HTL集成电路同类产品型号对照表①

电路名称	部标	国标	东芝	MOTOROLA	SGS-ATES	SIEMENS	备注
8输入与门	H001						电源电压15V
双4输入与门(可扩展)	H002						电源电压15V
8输入与非门(可扩展)	H003						电源电压15V
双4输入与非门(可扩展)	H004	CH2008	TD2008P	MC660	H104及H204		电源电压15V
双4输入与非门(可扩展,无源输出)	H005	CH2001	TD2001P	MC661	H124及H224		电源电压15V
三3输入与非门(无源输出)		CH2002	TD2002P	MC670			电源电压15V
三3输入与非门		CH2009	TD2009P	MC671			电源电压15V
四反相器(可扩展)		CH2007	TD2007P				电源电压15V
四2输入与非门(无源输出)	H007	CH2003	TD2003P	MC668	H122及H222		电源电压15V
四2输入与非门	H006	CH2010	TD2010P	MC672	H102及H202	FZH101及FZH105B	电源电压15V

(续)

电路名称	部标	国标	东 芝	MOTOROLA②	SGS-ATES③	SIEMENS④	备注
六反相器(无源输出)		CH2012	TD2012P	MC687			电源电压15V
六反相器		CH2013	TD2013P	MC680			电源电压15V
8 输入与非驱动器(可扩展, OC)⑤	H008	CH008					电源电压15V
双4输入与非驱动器(可扩展, OC)	H009	CH009		MC679B	H109及H209		电源电压15V
4-3-3输入与或非门	H011	CH0673		MC673	H105及H205		电源电压15V
双2-2输入与或非门(可扩展)		CH2006	TD2006P	MC669			电源电压15V
双5输入与扩展器	H010	CH2005	TD2005P	MC663	H110及H210		电源电压15V
双下降沿J-K触发器		CH2014	TD2014P				电源电压15V
与门输入J-K触发器	H013	CH0683		MC683	H167及H267		电源电压15V
四异或门		J240	CH2015	TD2015P	MC667	H117及H217	电源电压15V
双单稳态多谐振荡器		J004	CH2016	TD2016P			电源电压15V
五HTL-TTL电平转换器		J003	CH2017	TD2017P			电源电压15V
六TTL-HTL电平转换器	H150	CH150					电源电压15V
二-五-十进制非同步计数器		CH2020	TD2020P				电源电压15V
二-十进制同步加/减计数器(双时钟)		CH2021	TD2021P				电源电压15V
十进制同步加/减计数器(双时钟)	H153						电源电压15V
4线-10线译码器		CH2019	TD2019P				电源电压15V
4线-10线译码器/驱动器(高压, OC)	H270	CH2018	TD2018P	MC676	H158	FZL101及FZL105	电源电压15V
4位移位寄存器	H390	CH2022	TD2022P	MC686	H160及H260		电源电压15V

① 表中国产系列与东芝产品可直接互换, 与其它公司产品可功能互换。

② 莫托洛拉。


③ 系意大利一半导体器件公司。

④ 西门子。

⑤ 集电极开路输出。

第二部分

## HTL 集成电路基础



# 第一章 绪 论

HTL是“High Threshold Logic”的缩写，其意思是“高阈值逻辑”。在有些资料中，把类似的电路称为“高噪声容限逻辑”(High Noise Immunity Logic，缩写为HNIL)或“高电平逻辑”(High Level Logic，缩写成HLL)电路，还有从这类电路的主要应用场合出发而称它为“工业用标准集成电路”和“双极型接口逻辑(Bipolar Interface Logic，缩写成BIL)电路”等。我国把这类电路通称为“高抗干扰集成电路”，用“HTL”表示。

## 1.1 HTL集成电路诞生的技术背景

在数字集成电路中，不同电路形式及不同器件的出现就是一个不断提高性能和不断适应客观应用需求的过程。在这个过程中，解决集成电路的工作速度和电路的其它参数(如功耗等)之间的矛盾是一条很重要的发展主线。从二极管-晶体管逻辑(DTL)电路发展到把输入端二极管改成多发射极晶体管的晶体管-晶体管逻辑(TTL)电路，尔后TTL电路进而发展到STTL(肖特基TTL)电路以及发射极耦合(ECL)集成电路，在很大程度上是致力于“速度”的提高工作，因而在以平均延迟时间为标志的集成电路工作速度方面取得了很大进展(见表1-1)。

表1-1 几种集成电路的延迟时间比较表

电路形式	DTL	TTL	STTL	ECL
平均延迟时间(ns)	30	10	2~3	<1

电路的上述演变发展是和计算机在发展过程中对高速度的要求相适应的。特别是TTL电路的出现和改进，使计算机提高了速度，缩小了体积，在稳定性和可靠性方面也都有了相当的改进，大大促进了计算机的发展。但是在某些场合和某些设备中，他们对集成电路工作速度的要求并不高，而对电路其它参数的要求则很高。例如在宇航卫星设备上，电路的功耗成为突出的矛盾，要求电路有尽可能小的功耗，以便降低能源消耗，从而缩小其电源体积和延长工作寿命，于是以“微安”量级度量工作电流的互补型金属-氧化物-半导体(CMOS)集成电路就蓬勃发展起来。又如在机械加工系统等工业生产现场，它们往往对速度、功耗等要求都不高，但都希望集成电路有很强的抗干扰能力。因为在这些工业生产现场，电噪声干扰相当严重，计算机和其它数控设备在这些生产现场使用时，抗干扰问题就成了突出的矛盾。因此，人们在大力发展高速电路的同时，反过来又重新研究集成电路的其它性能，特别是电路的抗干扰能力问题，HTL电路就是在此技术背景下诞生和发展起来的。

自1969年开始，美国ITT公司、摩托罗拉公司、日本东芝公司、西德西门子公司和意大利SGS-ATES等公司相继生产了HTL系列集成电路。我国也在1972年以后开始了大批量生产，并在很短时期内形成了配套成龙的中、小规模HTL电路品种系列。

HTL 电路的应用首先是从机械行业开始的。但由于其在抗干扰能力等方面表现出来的优良性能，使它很快推广到了其它应用领域。目前 HTL 电路已在机械加工、冶金、石油、化工、轻工以及重要的国防工程等各方面得到了应用。

## 1.2 HTL 集成电路的抗干扰性能

HTL 集成电路有较强的抗干扰能力，我们可以从电路参数、实验测试、现场考核等不同角度说明 HTL 电路在抗干扰方面的优良性能。

### 一、各种逻辑电路的主要参数比较

为了便于比较，把几种常用数字电路的主要电参数列于表 1-2 中。

表 1-2 各种逻辑电路的主要性能比较 ( $T_A = 25^\circ\text{C}$  典型值)

逻辑	电源电压 (V)	门延迟时 间(ns)	门静态 功耗 (mW)	门速度· 功耗积 (pJ)	直流噪声容限 (V)		信号线阻值 (Ω)		输出电 压摆幅 (V)	能量噪声容限 (nJ)		对外噪 声抗干 扰度 评价
					“0”	“1”	“0”	“1”		“0”	“1”	
DTL	+ 5	30	8	240	1.2	3.8	50	1.7 k	4.5	3	1.5	一般
TTL	+ 5	10	15	150	1.2	2.2	30	140	3.5	4	2.5	好
STTL	+ 5	3~5	18~31	54~155	0.9 (最坏)				3.5			
LSTTL	+ 5	5	2	10					3.5			
HTL	+ 15	85	30	2550	7.5	7.0	140	1.6 k	13	48	7	极好
ECL 10K 100K	- 5.2 - 4.5	2 0.75	25 40	50 30	0.25	0.17	50~250		0.8 0.8			
CMOS (5 V) (10 V) (15 V) (18 V)	+ 5 + 10 + 15 + 18	45 16 12 11	$5 \times 10^{-3}$ $10 \times 10^{-3}$ $15 \times 10^{-3}$ $18 \times 10^{-3}$	$225 \times 10^{-3}$ $160 \times 10^{-3}$ $180 \times 10^{-3}$ $198 \times 10^{-3}$	2.2 4.2 6.5 8.1	3.4 6.0 9.0 9.8	600 300 250 220	1.2 k 600 450 430	5 10 15 18	3 10 22 35	1.5 5 13 18	很好

从上表可见 HTL 的特点是功耗大，延迟时间  $t_{pd}$  大（即工作速度慢）和噪声容限大。很明显，HTL 电路在噪声抗干扰度方面远远优于其它电路。

### 二、HTL 电路的抗干扰试验

以上所述仅仅是直流电压噪声容限。但是一个电路在系统中实际上承受的噪声并不是一个简单的电压，而是一个多因子的随机组合噪声信号，所以应该用干扰脉冲的幅度和宽度（即工作时间），或用能量的观点来分析这些干扰。

电干扰信号串入的途径有三条：信号输入端、地线和电源线。所以考核集成电路的抗干扰能力也要从这三方面入手。下面是对 HTL、TTL 和 DTL 电路从不同的干扰途径作试验所得到的抗干扰性能结果比较。

图 1-1 是实验原理图，图中脉冲发生器（脉冲信号源）是模拟干扰脉冲的，其脉冲宽度和幅度都是可变的。其中门 2 是被测电路，门 1 为门 2 设定了一个输入条件，触发器是门 2 是否接受干扰的检测器。当干扰脉冲从门 2 的输入端送入时，则是进行信号线抗干扰度试验（在门 1 导通和截止两种状态下）。当干扰脉冲从门 2 的地线和电源线输入

时，则是分别进行地线抗扰度和电源抗扰度试验。

脉冲发生器输出的干扰脉冲的宽度和幅度由零逐渐增加，门2没有接受干扰时，试验线路处于稳定状态，触发器处在某个状态；当门2接受干扰时，就有脉冲输出，则触发器就会翻转。

图1-2至图1-4是其实验结果，图中横坐标是干扰脉冲的宽度，纵坐标是干扰脉冲的幅度。

从这些实验结果可以清楚地看出，对不同的干扰途径，地线上的干扰脉冲影响最大。此时使触发器翻转的干扰脉冲和其它两个干扰途径（信号线和电源线）相比，其幅度要小约1~2V，在宽度上要小50ns左右。对比各类集成电路，HTL电路的抗干扰能力要比TTL、DTL电路强很多（在幅度上约要高出4V，在宽度上要大100ns左右）。




图1-1 抗干扰试验原理图





图1-2 信号线抗扰度试验结果

(a) 门1处于导通状态；(b) 门1处于截止状态。




图1-3 地线抗扰度试验结果




图1-4 电源线抗扰度试验结果

这是由于HTL电路的工作电压高，它的阈值电平也高，因而幅度低的干扰脉冲不足以破坏其正常工作。另外，由于HTL电路的工作速度慢，干扰脉冲的宽度不达到一定值，HTL电路就不会改变状态，从而对电路工作不产生任何影响。这就是说，一些能量较小的高速窄脉冲对TTL等电路可能产生干扰，而对HTL电路却无影响。

### 1.3 HTL集成电路的工作原理和性能特点

我们通过分析一个典型的 HTL 与非门电路来说明 HTL 电路的基本工作原理和特点。图 1-5 是两个 HTL 与非门电路图，其中 (a) 是 HTL 无源与非门电路，(b) 是 HTL 有源与非门电路。所谓“无源”和“有源”，由图上可见，仅是在输出电路结构上有所区别。这两种结构各有特点，各有各的应用场合，这将在本书第三章中详细介绍。在本书其它各章中除特别注明是“无源”外，一般都是指的“有源”。但是，使 HTL 电路具有高抗干扰性能的本质原因却是在输入电路上，这一点对“有源”、“无源”与非门都是一样的。为使问题简化和分析方便，我们以无源与非门为例来分析 HTL 的工作原理和性能特点。

由图 1-5(a) 所示的 HTL 无源与非门电路的型式和 DTL 电路型式（见图 1-6）是一样的，所以它的工作原理也是类同的。




图 1-5 HTL 与非门电路图

(a) 无源与非门；(b) 有源与非门。

### 一、DTL 与非门的抗干扰特性分析

一种典型的 DTL 与非门如图 1-6 所示。它有两部分组成： $D_1, D_2, D_3$  和  $R_A$  构成“与门”， $T_2, D, T_1$  和  $R_B, R_C$  构成非门，其中  $T_2$  和  $D$  起转移电平的作用（和抗干扰能力有关）。 $T_2$  还将“与门”的输出电流放大，加大了注入到  $T_1$  的基极电流，使  $T_1$  处于深饱和状态，从而增大了与非门的负载能力。

显然，当输入全部是高电平即“1”状态时，有电流流经  $R_A$ 、 $T_2$  和  $D$  而注入  $T_1$  管基极，使  $T_1$  处于深饱和状态，使输出呈现低电平即“0”状态，这就实现了与非逻辑功能。

当输入有一个或一个以上是低电平

“0”时，如输入端 C 为低电平，由图可见，则流经  $R_A$  的电流必会经  $D_3$  而流向输入




图 1-6 DTL 与非门电路

端，此时  $T_2$ 、 $D$  和  $T_1$  截止， $T_1$  截止将使输出  $Y$  呈现高电平（约为 5V）。当其它输入端有低电平时，情况也是一样，这样实现了与非逻辑关系的另一种情况：当任何一个输入端为“0”时，输出为“1”。当用逻辑表达式表示与非关系时，有

$$Y = \overline{A \cdot B \cdot C}$$

下面分析 DTL 与非门抗干扰特性。

所谓抗干扰特性，就是在理想的输入高电平或低电平上叠加有干扰电压时，电路仍能保持正确的逻辑关系。我们能够保持正确逻辑关系所允许的最大干扰电压，称作噪声容限  $NM$ ，以此定量地表示电路的抗干扰特性。下面分输入低电平时的干扰和输入高电平时的干扰两种情况进行讨论。

### 1. 输入为低电平输出为高电平的情况

当输入不是理想低电平，而是在理想低电平“0”(0.3V)上叠加有一个干扰电压  $\Delta$  “0”时的情况（如图 1-7 所示）。




图1-7 输入为低电平时DTL与非门的抗干扰特性分析示意图

为了确定图 1-7 所示电路的噪声容限值，先假定图中  $P_1$  点电位始终保持在低于晶体管  $T_1$  导通所需的电位。这就对输入端所叠加的干扰电压  $\Delta$  “0” 提出了限制条件。保持输出仍为高电平的最大  $\Delta$  “0” 值即为“0”输入时电路的噪声容限  $NM^0$ 。分析图 1-7，有

$$V_{P_1} = "0" + NM^0 + V_{D_1} - V_{BE_2} - V_D < 0.7V$$

则有：

$$NM^0 < 0.7V + V_{BE_2} + V_D - "0" - V_{D_1}$$

式中， $V_{P_1}$  为  $P_1$  点的电压； $V_{D_1}$  和  $V_D$  为  $D_1$  和  $D$  的正向压降； $V_{BE_2}$  为  $T_2$  的  $E-B$  结电压降。由于  $V_{BE_2}$  和  $V_{D_1}$ 、 $V_D$  近似相等 ( $\approx 0.7V$ )，而 “0”  $\approx 0.3V$ ，所以得

$$NM^0 < 1.1V$$

$P_2$  和  $P_1$  两点间电位差即等于  $V_{BE_2}$  和  $V_D$  之和，因此这两个 PN 结压降决定了  $NM^0$  值（这也是电路设计时增加二极管  $D$  的目的）。如果要进一步提高  $NM^0$  的值，显然必须增加  $P_2$  与  $P_1$  之间的电位差。

### 2. 输入全为高电平输出为低电平的情况

现在我们假定输入不是理想高电平，而是在理想高电平 (5V) 上叠加有一个  $\Delta$  “1” 的干扰电压，如图 1-8 所示。

为了确定此时的噪声容限，也就是确定使电路输出仍保持为低电平时的最大的  $\Delta$  “1” 值，即  $NM^1$  值，这就要求  $P_2$  点电位保持在  $2.1V$  (是  $V_{BE_2}$ 、 $V_D$ 、 $V_{BE_1}$  之和)， $D_1$  截

止，而使  $T_1$  一直处于饱和状态，因而保持输出端呈现低电平。从要求  $D_1$  截止（即处于反偏状态）这一条件可推得

$$V_{P_2} - ("1" - NM') < 0.7V$$

所以有：

$$NM' < 0.7V - V_{P_2} + "1"$$

式中， $V_{P_2}$  为  $P_2$  点电压 ( $V_{P_2} = 2.1V$ ); “1”为理想输入高电平 (“1” = 5V)。从而可得




图1-8 输入为高电平时 DTL 与非门抗干扰特性分析示意图

$$NM' < 3.6V$$

从上面讨论可知，要提高  $NM'$  值，必须提高理想高电平 “1” 之值，也就是要提高电源电压  $V_{cc}$  值。

## 二、HTL 与非门的抗干扰特性

比较图 1-5 和图 1-6 所示电路可知，两者结构形式完全一样，只是在工作电压和器件参数设计方面存在如下三点差别：

- (1)  $V_{cc}$  值由 5V 提高到 15V。
- (2) 图 1-6 中的二极管  $D$  被图 1-5 中的一个齐纳二极管  $D_z$  代替。
- (3) 图 1-5 所示 HTL 电路中的电阻值普遍增大。

这些差别导致了 HTL 电路的电参数和工作特性和 DTL 电路的下述不同之点：

### 1. 噪声容限 $NM$ 值大，逻辑振幅高

由于  $V_{cc}$  提高到 15V，使理想高电平 “1” = 15V。 $D_z$  的齐纳击穿电压的中心值  $V_{DZ}$  一般为 6V 左右，比 DTL 电路的二极管  $D$  的  $V_D$  高许多，因而使  $T_1$  处于饱和状态所必需的  $P_2$  点电压  $V_{P_2}$  就相应地提高为

$$V_{P_2} = V_{BE2} + V_{DZ} + V_{BE1} \approx 0.7 + 6 + 0.7 = 7.4V$$

与 DTL 电路相比 (DTL 电路中的  $P_2$  点电压  $V_{P_2}$  仅为 2.1V 左右)，HTL 与非门的开门电平提高了很多。应用上述分析 DTL 噪声容限的同样办法，可得 HTL 电路的噪声容限  $NM^0$  为

$$NM^0 < 0.7 + V_{BE2} + V_{DZ} - "0" - V_{D1}$$

式中  $V_{BE2} = V_{D1} \approx 0.7V$ ; “0” ≈ 0.3V;  $V_{DZ} \approx 6V$ 。所以有

$$NM^0 \approx 6.4V$$

实际 HTL 电路的输出低电平取为 0.5V，因此取 “0” = 0.5V，则有  $NM^0 = 6.2V$ 。同理可得

$$NM' < 0.7 - V_{P_2} + "1"$$

式中  $V_{P_2} \approx 7.4V$ , “1” = 15V，所以有

$$NM' \approx 8.3V$$

实际 HTL 电路输出高电平 “1” 取 13V，故取 “1” = 13V，所以有

$$NM' = 6.3V$$

这样, HTL 电路在高端和低端的噪声容限  $NM'$  和  $NM^0$  基本对称, 因而对不同极性的干扰脉冲有均衡的抗干扰能力。

## 2. 功耗大、速度慢

由于电源电压  $V_{cc}$  的提高, 给 HTL 电路制造工艺带来了困难, 并使 HTL 电路的某些电参数变劣。

首先是电路的工作电流增加, 每个门的空载通导电流  $I_{cc}$  约增至 6mA, 使其功耗  $P = V_{cc} \cdot I_{cc} = 90\text{mW}$  (一般的 DTL 电路每个门的功耗低于 30mW)。

其次, 为了尽可能的降低功耗, 在设计时电路中电阻取值一般都较大, 从而影响了电路的工作速度。输出管的饱和及截止速度降低使脉冲的上升和下降时间增加, 其中上升沿的变坏更为明显, 因为此时输出电路的  $RC$  时间常数加大了。故 HTL 电路与非门的传输延迟时间一般在 150ns 以上, 工作频率一般不高于 500kHz, 实用工作频率低于 200kHz。当然, 正如前述, HTL 电路工作速度慢对抗干扰来讲并非坏事, 相反倒是有利的。

与其它数字电路一样, 与非门是 HTL 电路中的基本单元电路, 用它可构成其它各类门电路和触发器, 并进一步组成译码器、计数器和寄存器等等。在设计中, 为了改善电路的某些性能, 如为了提高输出高电平时的负载能力, 可采用有源输出; 或为了提高集成度和提高成品率, 在中规模 HTL 电路设计中, 多采用简化单元电路(在本书第五章中介绍)。但无论是小规模、还是中规模 HTL 电路, 电源电压  $V_{cc}$  都是采用 15V, 以保证有较高的  $NM'$  值, 并且所有 HTL 电路的输入部分都采用如图 1-9 所示的输入电路结构, 使电路开门电平抬高, 保证有较高的  $NM^0$  值。因此所有 HTL 电路都具有大致相同的噪声容限值(相同的  $NM^0$  和  $NM'$  值), 所以用 HTL 电路组成的系统都具有较强的抗干扰能力。




图 1-9 HTL 电路的输入电路结构

## 1.4 国内外HTL集成电路品种概况

HTL 电路在国际上于六十年代末期开始开发, 至七十年代初期形成了 HTL 中、小规模电路系列, 并在工业控制设备中获得了广泛应用。我国在七十年代中期也逐步形成了品种较为齐全的部标 HTL 电路系列。八十年代初期国产 HTL 电路产品性能进一步提高, 形成了更为齐全合理的国家标准(国标)HTL 电路系列。国产 HTL 电路不论是部标产品还是国标产品, 各品种的基本线路都采用标准的典型 HTL 电路结构, 工作电源电压为 15V, 主要技术指标都接近或能达到国外同类产品的参数水平, 并可以互换使用。

### 一、部标 HTL 电路


部标 HTL 电路是我国生产时间最长、产品产量最大、使用最广泛的 HTL 电路产品。根据电子工业部部颁标准 SJ611-72《半导体集成电路型号命名方法》规定, 部标 HTL 电路的产品型号由四个部分组成, 各组成部分的符号意义如表 1-3 所示。

表1-3 部标集成电路型号命名方法

第一部分		第二部分	第三部分	第四部分	
电路的型号，用汉语拼音字母表示		电路的系列及品种序号，用三位阿拉伯数字表示	电路的规格号，用汉语拼音字母表示	电路的封装。用汉语拼音字母表示	
符    号	意    义			符    号	意    义
T	TTL			A	陶瓷扁平
H	HTL			B	塑料扁平
E	ECL			C	陶瓷双列
I	IIL			D	塑料双列
P	PMOS			T	金属圆壳
N	NMOS			F	F型
C	CMOS				
F	线性放大器				
W	集成稳压器				
J	接口电路				
⋮	⋮				

部标 HTL 电路型号示例：

电路名称 HTL8 输入端与非门（可扩展）



有关说明如下：

- 品种序号（第二部分）001~013 代表小规模集成电路；序号 150~153 代表中规模计数器；序号 270 代表译码器；序号 390 代表移位寄存器。另外，电平转换器和单稳触发器属于接口电路，因此这些品种的型号的第一部分则用汉语拼音字母“J”表示。
- 在部标 HTL 电路的器件型号中没有把产品的使用温度范围和级别表示出来，因此同一个器件型号可以有几种不同的使用温度等级。目前部标 HTL 电路没有 I 类和 IA 类产品，只有 II 类和 III 类产品，使用温度范围如下：

I 类  $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$

II 类  $-10^{\circ}\text{C} \sim 70^{\circ}\text{C}$

为了反映出器件的使用温度级别，有的器件厂打印红色型号表示 II 类产品，打印蓝色型号表示 III 类产品，并在产品包装中放合格证予以区别。也有的器件厂则在电路上面直接打印“II”或“III”，表示温度级别。

- 一般 HTL 电路产品只有一种规格号，因此第三部分只用字母“A”表示。只有输出为集电极开路的一些品种，才具有几种规格号。在这类品种中，通常以字母“A”

表示输出击穿电压最低、负载电流最小的规格；字母“B”则表示输出击穿电压高、负载电流最小的规格；字母“C”则表示输出击穿电压低、负载电流大的规格；字母“D”表示输出击穿电压高、负载电流大的最佳产品规格。

## 二、国标HTL电路

国标 HTL 电路系列品种是根据日本东芝公司的 TD2000 系列和美国莫托 洛拉公司的 MC660 系列制订的，大部分品种的功能和外引线功能端排列都与部标品种相同，参数指标则优于部标产品。我国在八十年代初期开始投产，今后将逐渐取代部标 HTL 电路。


根据中华人民共和国国家标准局颁布的国家标准 GB3430-82《半导体集成电路型号命名方法》规定，国标 HTL 电路的型号由五个部分组成，五个组成部分的符号意义如表 1-4 所示。

表1-4 国标HTL电路型号命名方法

第0部分		第一部分		第二部分		第三部分		第四部分	
用字母表示器件符合国家标准		用字母表示器件的类型		用阿拉伯数字表示器件的系列和品种代号		用字母表示器件的工作温度范围		用字母表示器件的封装	
符号	意义	符号	意义			符号	意义	符号	意义
C	中国制造	T	TTL			C	0°C~70°C	W	陶瓷扁平
		H	HTL			E	-40°C~85°C	B	塑料扁平
		E	ECL			R	-55°C~85°C	F	全密封扁平
		C	CMOS			M	-55°C~125°C	D	陶瓷直插
		F	线性放大器			:	:	P	塑料直插
		D	音响、电视 电路					J	黑陶瓷直插
		W	稳压器					K	金属菱形
		J	接口电路					T	金属圆形
		B	非线性电路						⋮
		M	存储器						
		μ	微型机电路						
		⋮	⋮						

国标 HTL 电路型号示例：

电路名称 四 2 输入端与非门（无源输出）



有关说明如下：

(1) 品种序号(第二部分) 2001~2022 对应于日本东芝公司的 HTL 电路 TD2001

~TD2022，序号0673和0683对应于美国莫托洛拉公司的 HTL 电路 MC670 和 MC683，序号009、010和150则对应于部标 HTL 电路 H009、H010 和 H150。

(2) HTL 电路产品主要用于现场工业自动控制设备中，对使用温度范围的要求并不苛求。国际上对工业用集成电路的工作温度范围大多定为 -30℃~75℃，国标 HTL 电路大部分与日本东芝公司的 HTL 电路相同，因此也按 -30℃~75℃ 对产品进行电性能考核。-30℃~75℃ 工作温度范围高于国标 C 级规定，比 E 级稍低一些，因此国标 HTL 电路的工作温度范围只有 E 级。

(3) HTL 电路目前采用的封装外壳有：白陶瓷双列直插式封装、黑陶瓷双列直插式封装和塑料双列直插式封装；其外引线端数只有 14 条和 16 条两种，各种封装外形尺寸与 TTL 电路封装相同，本书就不重复介绍，请读者参阅本《大全》TTL 电路分册。国标 HTL 电路的第四部分的代号仅用“D”、“P”和“J”三个字母表示。

### 三、日本东芝公司的 HTL 电路

日本东芝公司的 HTL 电路 TD2000 系列共有 22 个品种，电路采用标准 HTL 线路结构。全系列品种数不多，但较为实用，具有少而精的特点。产品全部采用塑料双列直插式封装，工作温度范围为 -30℃~75℃，电路的工作电源电压为 15V。东芝的 HTL 电路产品型号由四部分组成，如表 1-5 所示。

表 1-5 东芝 HTL 电路型号命名方法

第一部分		第二部分		第三部分	第四部分	
符号	意义	符号	意义	2001~2022	符号	意义
T	东芝制造	D	数字电路	HTL 电路编号	P	塑料双列

### 四、美国莫托洛拉公司的 HTL 电路

美国莫托洛拉公司的 HTL 电路 MC660 系列共有 35 个品种，其中有 16 个品种与我国国标 HTL 电路的对应品种完全相容，可以互换使用。MC660 系列各产品采用标准 HTL 线路结构。为了更好地满足现场工业控制要求，该系列中还有与非功率驱动器品种，例如 MC699 四 2 输入端与非功率驱动器，输出负载电流可达 500mA，并能驱动 30V 高压负载回路。

莫托洛拉的 HTL 电路分 PL 和 TL 两个系列。PL 系列的工作温度范围为 -30℃~75℃，采用塑料双列直插式封装，14 条外引线的塑料双列封装代号为 646，16 条外引线的塑料双列封装代号为 648。TL 系列的工作温度范围为 -55℃~125℃，采用黑陶瓷双列封装，14 条外引线的黑陶瓷双列封装代号为 620，16 条外引线的黑陶瓷双列封装代号为 632。莫托洛拉的 HTL 电路产品型号由三部分组成，如表 1-6 所示。

表 1-6 莫托洛拉的 HTL 电路型号命名方法

第一部分		第二部分	第三部分	
符号	意义	660~699	符号	意义
MC	莫托洛拉制造	HTL 电路编号	PL TL	塑料封装 黑陶瓷封装

### 五、西门子公司的 HTL 电路

西门子公司的 HTL 电路共有38个品种，产品特点是所有逻辑电路全部采用16条外引线塑料双列直插式封装，分为两个等级，1级和5级。1级产品的工作电源电压为12V，工作环境温度范围为0°C~70°C。5级产品的工作电源电压为15V，工作环境温度范围为-25°C~85°C。西门子公司的 HTL 电路型号由五部分组成，如表 1-7 所示。

表1-7 西门子的HTL 电路型号命名方法

第一部分		第二部分		第三部分	第四部分	第五部分	
符号	意    义	符号	意    义	数字编号	温度级别	符号	意    义
FZ	西门子制造的 HTL 电路	H	门电路及电平 转换器	用两位阿拉伯 数字表示	1 级工作电压 12V	A	一次改型
		J	触发器、计数器		工作温度 0 °C~70 °C	B	二次改型
		L	译码器/驱动器		5 级工作电压 15V	S	耐压30V
		K	单稳态触发器		工作温度 -25 °C~85 °C		

西门子的 HTL 电路型号示例：

- ① FZ H 12 1
- 无第五部分
- 第四部分，工作温度 0 °C~70 °C，工作电压12V
- 第三部分，双 5 输入端与非门
- 第二部分，门电部
- 第一部分，西门子HTL电路产品
- ② FZ J 14 5 A
- 第五部分，一次改型产品
- 第四部分，工作温度 -25 °C~85 °C，工作电压15V
- 第三部分，十进制同步计数器
- 第二部分，计数器
- 第一部分，西门子HTL电路产品
- ③ FZ L 13 5 S
- 第五部分，输出耐压30V
- 第四部分，工作温度 -25 °C~85 °C，工作电压15V
- 第三部分，四输入端驱动器
- 第二部分，驱动器
- 第一部分，西门子HTL电路产品

西门子公司的 HTL 电路产品绝大部分都带有“或”扩展输入端，此端的引出端功能符号用字母“N”表示。不仅小规模集成电路带“N”输入端，而且中规模电路也带有“N”输入端，便于使用者扩展电路功能。尽管西门子的 HTL 电路品种比较齐全，功能也完美，但是由于各电路都带 N 输入端，只能采用 16 条外引线外壳封装，因此不能和我国的 HTL 电路产品互换使用，也不能和国外其它 HTL 电路产品互换使用。

### 六、SGS-ATES 的 HTL 电路

SGS-ATES 公司的 HTL 电路共有 26 种。为了适应近年来微型计算机发展要求，SGS-ATES 公司对以往的标准 HTL 线路结构进行改进，将电路的输入阻抗提高几倍，以便于和微型计算机直接接口使用。一般 HTL 电路的输入低电平电流为 1.4mA，该公司则降低到 0.3~0.6mA，因此各品种的输出都能驱动 25 个以上的本系列负载门。


SGS-ATES 公司的 HTL 电路的最大特点是工作电源电压范围宽，从 10.8V~20V 都能稳定可靠地工作，因此更加容易和其它逻辑系统接口。在该公司的 26 个品种中有 12 个电路的逻辑功能同我国国标 HTL 电路的对应品种相同，可在一定程度上相互代用。

SGS-ATES 公司的 HTL 电路分成 H100 和 H200 两个系列。H100 系列采用黑陶瓷双列直插式封装，工作温度范围可达 -55°C~125°C，用字母及数字“D2”表示。如果达不到“D2”要求，可降级为 -40°C~85°C，(以字母及数字“D6”表示)，或再降级为 0°C~70°C(以字母及数字“D1”表示)。H200 系列采用塑料双列直插式封装，工作温度范围为 0°C~70°C，以字母及数字“D1”表示。SGS-ATES 的 HTL 电路型号由四部分组成，如表 1-8 所示。

表 1-8 SGS-ATES 的 HTL 电路型号命名方法

第一部分		第二部分		第三部分		第四部分	
符号	意    义	数    字	意    义	产    品    编    号	符    号	意    义	
H	S. G. S ATES 制造的 HTL 电路	1	黑陶瓷双列	两位阿拉伯数字表	D1	0°C~70°C	
		2	塑料双列	示	D6	-40°C~85°C	
					D2	-55°C~125°C	

SGS-ATES 的 HTL 电路型号示例：



以上介绍了我国生产的部标 HTL 电路，国标 HTL 电路以及国外主要四家公司所生产的 HTL 电路，除此以外在国内还有一些非标准 HTL 电路产品，所有这些系列的详细品种和外引线功能端排列请参阅本书附录Ⅱ 和附录Ⅲ。

## 第二章 HTL集成电路的特性曲线 和电参数测试方法原理

在第一章中已经指出，HTL集成电路的主要特点是抗干扰能力强。应用这种电路组装的工业控制设备可以有效地防止强电场干扰，而且电路对使用环境也不苛求(使用环境温度范围为-30℃至70℃)。为了正确地应用HTL电路，设计出性能优良、工作稳定可靠的HTL控制系统，就必须了解在各种工作条件和不同温度下HTL电路的性能变化情况。

目前国内外各生产厂家及使用者对于HTL电路的电参数测试方法尚未做统一规定，这里介绍的内容将以我国国家标准(草案)规定的测试方法、原理为主要依据。

### 2.1 HTL集成电路的特性曲线

由于各种不同逻辑功能的电路都可以用与非门构成，所以我们这里重点介绍HTL与非门的特性，另外再适当介绍一些其它品种的特性曲线。

电路的主要特性曲线包括：电压传输特性曲线；输入电压-输入电流特性曲线；输出低电平电压-负载电流特性曲线；输出高电平电压-负载电流特性曲线；上升延迟时间-电源电压特性曲线；下降延迟时间-电源电压特性曲线；上升延迟时间-负载电阻特性曲线；下降延迟时间-负载电阻特性曲线；触发电压-环境温度特性曲线和最高时钟脉冲频率-负载电容特性。

#### 一、电压传输特性曲线

电压传输特性曲线是描述输入电压与输出电压相互关系的重要特性曲线，通常又称转换特性曲线，它能正确地反映电路的功能及一部分直流特性(见图2-1，2-2，2-3)。




图2-1 与非门电压传输特性曲线




图2-2 无源输出与非门的电压传输特性曲线

由图2-1可以了解到门电路几个重要的电参数，即开门电平、关门电平、输出高电平、输出低电平、输出逻辑振幅以及抗干扰能力等。在图上可查出，25°C时输出高电平的最大值 $V_{OH_{max}} = 14.3V$ ，输出低电平的最小值 $V_{OL_{min}} = 1.2V$ ，输入高电平的最小值（又称为开门电平 $V_{on}$ ） $V_{IH_{min}} = 7.8V$ （此时输出电平为1.5V），输入低电平的最大值（又称为关门电平 $V_{off}$ ） $V_{LH_{max}} = 7.7V$ （此时输出电压为14V）。

输出逻辑振幅：

$$V_{OH_{max}} - V_{OL_{min}} = 14.3V - 1.2V = 13.1V \quad (2-1)$$

在实际使用时，总存在着各种干扰电压的影响，输入信号大多不是电路标称的高电平和低电平电压值。通常把这种由于各种影响而使正常的输入高电平变低或输入低电平变高而造成的正常输入电平和实际输入电平的差值称为干扰电压或噪声。在电路保持正确逻辑关系的前提条件下，可以承受的最大干扰电压称为噪声容限或抗干扰电压容限。

若用 $NM^0$ 表示低电平输入时的直流噪声容限，则其数值可根据图2-1计算出来：

$$NM^0 = V_{off} - V_{OL} = 7.7V - 1.2V = 6.5V \quad (2-2)$$

若用 $NM^1$ 表示高电平输入时的直流噪声容限，则其数据可根据图2-1计算出来：

$$NM^1 = V_{OH} - V_{on} = 14.3V - 7.8V = 6.5V \quad (2-3)$$

由式(2-3)可知，选择较低的电源电压会降低输出高电平电压 $V_{OH}$ 的数值，从而使输出高电平直流噪声容限 $NM^1$ 降低。如果升高电源电压，虽然能提高输入高电平直流噪声容限 $NM^1$ 的数值，但是输入低电平直流噪声容限 $NM^0$ 却不会提高，因此并不能提高电路系统的整体抗干扰性能。另外，选择较高的电源电压又将导致电路的电源电流增加，不仅加重电源负担，而且容易使电路发热损坏。由此可见，HTL电路所采用的最佳电源电压数值应为15V，此时电路工作最稳定可靠。

以上讨论了常温下的电压传输特性曲线，按图2-1中给出的-30°C低温下的电压传输特性曲线，可以算出 $NM^0$ 下降， $NM^1$ 上升。反之，在70°C高温下，则是 $NM^0$ 上升， $NM^1$ 下降。

根据图2-2可算出无源输出与非门的 $NM^0$ 与 $NM^1$ 的值：

$$NM^0 = V_{off} - V_{OL} = 7.7V - 0.2V = 7.5V \quad (2-4)$$

$$NM^1 = V_{OH} - V_{on} = 14.8V - 8V = 6.8V \quad (2-5)$$

根据图2-3可算出J-K触发器的 $NM^0$ 和 $NM^1$ 的值：

$$NM^0 = 6.5V - 1.3V = 5.2V \quad (2-6)$$

$$NM^1 = 14V - 6.55V = 7.45V \quad (2-7)$$




图2-3 J-K触发器的电压传输特性曲线

## 二、输入电压-输入电流特性曲线

图2-4中的特性曲线反映了电路的输入阻抗特性。当输入电压较低时，输入电流 $I_I$

为 (参阅图1-5)

$$I_I = \frac{V_{cc} - V_I - V_D}{R_1 + R_2} \quad (2-8)$$

由式(2-8)得出：随着输入电压  $V_I$  上升，输入电流将逐渐减少，在曲线  $ab$  段是线性的减少， $b$  点对应的电压就是关门电平  $V_{off}$ 。当  $V_{off} < V_I < V_{on}$  时，输入电流迅速减少，由曲线  $bc$  段表示出来，此时式(2-8)不适用。 $c$  点对应的电压是开门电平  $V_{on}$ 。在  $bc$  段，电路输入阻抗迅速增大。当输入电压  $V_I \geq V_{on}$  时，由于输入二极管被反向偏置，因此输入电流是输入二极管的反向电流，此时电路输入阻抗极高。

集成电路内部的电阻多是用扩散方法制作的，具有较大的正温度系数。随着温度升高，扩散电阻的数值增大，因此在  $70^{\circ}\text{C}$  高温条件下， $I_I$  将有所减少；反之，在低温下， $I_I$  呈现增加的趋势。




图2-4 输入电压-输入电流特性曲线

### 三、输出低电平电压-负载电流特性曲线

图2-5特性曲线反映出输出低电平电压与负载电流的关系。

当减小输出负载电阻数值时，由外电路流入电路的电流越来越大，输出电压也相应升高。在低温下 HTL 电路的输出负载能力减弱，在高温下则增强。




图2-5 与非门电路的输出低电平电压-负载电流特性曲线




图2-6 无源输出与非门电路的输出低电平电压-负载电流特性曲线

由图2-6可看出无源输出与非门的输出低电平电压值较小，但是负载能力和一般与非门电路相同，输出电流超过  $30\text{ mA}$  时将使输出低电平电压值迅速升高。

图2-7为  $J-K$  触发器的输出低电平电压-负载电流特性曲线。与图2-5对比，一般地说， $J-K$  触发器的输出负载能力稍差，这是因为它的输出除了驱动外电路外，还要驱动内电路，所以输出低电平电压值偏高一些。




图2-7  $J-K$ 触发器的输出低电平  
电压-负载电流特性曲线




图2-8 与非驱动器(集电极开路输出)电路  
的输出低电平电压-负载电流特性曲线

由图2-8可见，与非驱动器(集电极开路输出)具有最低输出电平电压值和很强的负载能力。

#### 四、输出高电平电压-负载电流特性曲线

由图2-9特性曲线可见，输出高电平电压与输出负载电流 $I_O$ 成反比，电路呈现负阻抗特性。




图2-9 输出高电平电压-负载电流特性曲线

#### 五、上升延迟时间-电源电压特性曲线

图2-10中的特性曲线表明，提高电源电压 $V_{cc}$ 有利于缩短上升延迟时间，但是 $V_{cc}$ 的增加又将导致电源电流增加。在低温下，由于扩散电阻值变小，有利于增加输出上拉晶体管的充电电流，从而缩短上升延迟时间。

将图2-11中的特性曲线与图2-10相比较，可看出无源输出与非门的上升延迟时间稍微长一些。

图2-12为 $J-K$ 触发器的上升延迟时间 $t_{PLH}$ -电源电压 $V_{cc}$ 特性曲线。 $J-K$ 触发器的上升延迟时间是指输入时钟脉冲上升沿或下降沿到输出信号上升沿之间的传输延迟时间。




图2-10 与非门电路的上升延迟时间-电源电压特性曲线




图2-11 无源输出与非门电路的上升延迟时间-电源电压特性曲线




图2-12 J-K触发器的上升延迟时间-电源电压特性曲线

信号从输入端  $CP$  进入，传输到输出端，要经过两级门的延迟时间，因此在图2-12中的各点数据均相当于两级与非门电路的上升延迟时间。

## 六、下降延迟时间-电源电压特性曲线

图2-13中的特性曲线表明，升高电源电压可以加大晶体管的驱动电流，因此能加快电路的导通时间，缩短下降延迟时间。当工作温度为低温时，由于集成电路内扩散电阻数值减小，也同样起到加快电路导通时间的作用。

无源输出与非门电路的下降延迟时间和一般与非门相同，因此其特性曲线基本相同。

图2-14为  $J-K$  触发器的下降延迟时间  $t_{PHL}$ -电源电压  $V_{CC}$  特性曲线。 $J-K$  触发器的下降延迟时间是指输入时钟脉冲上升沿或下降沿到输出信号下降沿之间的传输延迟时间。信号从输入端  $CP$  进入，传输到输出端要经过两级与非门，因此  $J-K$  触发器的  $t_{PHL}$  比与非门的长得多。




图 2-13 与非门电路的下降延迟时间-电源电压特性曲线




图 2-14 J-K 触发器的下降延迟时间-电源电压特性曲线

## 七、上升延迟时间-负载电阻特性曲线

图 2-15 中的特性表明，上升延迟时间同负载电阻数值大小有关，负载电阻大时将增大输出回路的 RC 时间常数值；减小负载电阻有利于缩短上升延迟时间。由此得出：在不影响输出低电平电压的前提下，应尽量选用较小的负载电阻。HTL 与非门电路有较强的电容性负载能力，当负载电容不大于 100 pF 时，负载电阻阻值变化对上升延迟时间的影响较小；但是当电容大于 200 pF 时，负载电阻数值加大会使上升延迟时间明显地变慢。




图 2-15 与非门电路的上升延迟时间-负载电阻特性曲线




图 2-16 无源输出与非门电路的上升延迟时间-负载电阻特性曲线

由图 2-16 中的特性曲线可见，无源输出与非门的负载能力较差，开关速度慢，不能驱动较大容量的电容。当负载电容大于 50 pF 时，随着负载电阻增大，上升延迟时间急剧变慢。因此，无源输出与非门不宜驱动负载电阻数值大和负载电容量大于 100 pF 的回路。

图 2-17 中的特性曲线表明,  $J-K$  触发器的输出负载能力比与非门电路差一些, 这是由于  $J-K$  触发器的输出端除了驱动负载回路外还要驱动内部电路而造成的。




图 2-17  $J-K$  触发器的上升延迟时间-负载电阻特性曲线

### 八、下降延迟时间-负载电阻特性曲线

图 2-18 中的特性曲线适用于各种 HTL 电路, 其变化趋势也适用于其它 HTL 电路品种。由图可看出, 负载电阻  $R_L$  的改变对下降延迟时间基本没有影响, 只有负载电容对下降延迟时间有明显影响。




图 2-18 下降延迟时间-负载电阻特性曲线

### 九、触发电压-环境温度特性曲线

图 2-19 为  $J-K$  触发器的触发电压  $V_{TH}$ -环境温度  $T_A$  特性曲线。由图可看出, 触发器的触发电压随环境温度不同只有微小变化, 这表明环境温度变化对触发器的抗干扰性能影响很小。




图2-19 触发电压-环境温度特性曲线

#### 十、最高时钟脉冲频率-负载电容特性曲线

图2-20为J-K触发器的最高时钟脉冲频率 $f_{st}$ -负载电容 $C_L$ 特性曲线。由图可以看出，最高时钟频率随负载电容增大而降低，而且当负载电容大于80pF时，最高时钟脉冲频率将急剧降低。测试最高时钟脉冲频率时要求信号源输出频率为0~2MHz(可变)，脉冲占空比 $q=50\%$ ，脉冲幅度 $V_m=12V$ ，负载电阻 $R_L=1.5k\Omega$ 。




图2-20 最高时钟脉冲频率-负载电容特性曲线

## 2.2 HTL集成电路的参数测试方法原理

在2.1中我们分析了HTL电路的特性曲线，这些曲线集中反映了HTL电路的静态电参数和动态电参数的分布范围。但是在实际使用电路时就要根据不同条件，确切地测量出HTL电路的各项电参数，以作为判别产品是否能用的依据。在集成电路制造厂则要求采用标准的测试方法作为判断产品是否合格的依据，并以此作为对用户交收产品的试验标准。

这里简要介绍我国国家标准规定的HTL电路参数测试方法原理，对于各个品种的测试方法线路图将在有关章节中详细介绍。

HTL 电路参数测试方法原理只包括静态参数测试和动态参数测试，不包括逻辑功能测试。为了保证参数测量正确，在进行测试之前，要求被测电路必须具有所规定的逻辑功能。

在测试时还要求符合如下几点规定：

(1) 电路的参数测试除应该符合测试方法原理的规定外，还应该符合产品标准的有关规定。

(2) 测试环境温度应满足有关产品标准规定的要求。

(3) 每次测试要求直流电源电压变动应在产品标准规定值的±1%以内。

(4) 测试仪表的测量精度应能满足产品标准所规定的精度要求。

(5) 不通电(闲置)的引出端应悬空。

HTL 电路的主要电参数有：输入高电平电压  $V_{IH}$ ；输入低电平电压  $V_{IL}$ ；输出高电平电压  $V_{OH}$  及  $V_{OHL}$ ；输出低电平电压  $V_{OL}$ ；扩展器正向电压  $V_r$ ；输出关态电压  $V_{off}$ ；输入高电平电流  $I_{IH}$ ；输入低电平电流  $I_{IL}$ ；输出短路电流  $I_{os}$ ；输出漏电流  $I_{OR}$ ；扩展器反向电流  $I_R$ ；电源电流  $I_{cc}$ ；输入脉冲宽度  $t_w$ ；传输延迟时间  $t_{PLH}$  和  $t_{PHL}$ ；最高时钟频率  $f_M$ 。以下介绍各项电参数的测试方法原理。

### 一、输入高电平电压 $V_{IH}$ 测试方法原理

当 HTL 电路的输入端处于正常高电平状态时，电路输出电平为正常值；如果将输入高电平电压逐渐降低，直到使电路输出高电平电压  $V_{OH}$  等于规范值（或输出低电平电压  $V_{OL}$  等于规范值）时，输入端所加的高电平电压值就是  $V_{IH}$ 。其目的是为了测定电路输入为高电平时的直流噪声容限。

图 2-21 为输入高电平电压  $V_{IH}$  测试方法原理图。




图 2-21 输入高电平电压  $V_{IH}$  测试方法原理

(a) 在输出高电平  $V_{OH}$  等于规范值时测量  $V_{IH}$ 。

(b) 在输出低电平电压  $V_{OL}$  等于规范值时测量  $V_{IH}$ 。

$V_{IH}$  参数测试是在电源电压  $V_{cc}=13.5V$ ，输出端加规定负载电流  $I_{OH}$ （或  $I_{OL}$ ）的条件下进行的。首先对被测电路输入端加输入低电平电压  $V_{IL}$  并逐步升高输入电压，直至输出电平所转换成的高电平电压  $V_{OH}$  等于规范值（或所转换成的低电平电压  $V_{OL}$  等于规范值）时为止，此时输入端测得的电压值就是  $V_{IH}$ 。各输入端要分别测试，要求  $V_{IH} \leqslant 9V$ 。

## 二、输入低电平电压 $V_{IL}$ 测试方法原理

HTL 电路的输入端处于正常高电平状态时，电路输出电平应为正常值。如果将输入高电平电压逐渐降低直到使电路输出低电平  $V_{OL}$  等于规范值（或输出高电平  $V_{OH}$  等于规范值），则此时输入端所加的低电平电压值就是  $V_{IL}$ 。测试  $V_{IL}$  的目的是测定电路输入低电平时的噪声容限。

图 2-22 为输入低电平电压  $V_{IL}$  测试方法原理图。




图 2-22 输入低电平电压  $V_{IL}$  的测试方法原理

- (a) 在输出低电平电压  $V_{OL}$  等于规范值时测量  $V_{IL}$ ;
- (b) 在输出高电平电压  $V_{OH}$  等于规范值时测量  $V_{IL}$ 。

$V_{IL}$  参数测试是在电源电压  $V_{cc}=13.5V$  和输出端加规定负载电流  $I_{OH}$ （或  $I_{OL}$ ）的条件下进行的。首先对被测电路输入端施加输入高电平电压  $V_{IH}$ ，然后逐渐降低输入电压，直至使输出电平所转换成的高电平电压  $V_{OH}$  等于规范值（或使所转换成的低电平电压  $V_{OL}$  等于规范值）时为止，此时输入端测得的电压值就是  $V_{IL}$ 。各输入端要分别测试。要求  $V_{IL} \geq 6.5V$ 。

## 三、输出高电平电压 $V_{OH}$ 测试方法原理

HTL 电路的输出高电平取决于输入端的状态组合，对于简单的门电路，只要施加规定的输入条件，例如  $V_{IH}=9V$ （或者  $V_{IL}=6.5V$ ）就能测试出  $V_{OH}$ 。对于复杂逻辑功能电路则必须同时把  $V_{IH}=9V$  和  $V_{IL}=6.5V$  加在各输入端上，才能测得  $V_{OH}$ 。为了保证电路在各种组合输入条件下的输出高电平电压  $V_{OH}$  都符合规定值，要求按各电路的功能表中列出“1”（相当于  $V_{IH}=9V$ ）和“0”（相当于  $V_{IL}=6.5V$ ）输入条件组合，进行相应的输出高电平电压  $V_{OH}$  测试。

图 2-23 为输出高电平电压  $V_{OH}$  测试方法原理图。

$V_{OH}$  参数测试是在  $V_{cc}=13.5V$  和输出端加规定负载电流  $I_{OH}$  的条件下进行的。电路的每一个输出端都要进行  $V_{OH}$  参数测量。

HTL 电路中有部分品种的输出结构为集电极开路形式，这些电路的输出高电平电压随负载回路而变，因此不能测试  $V_{OH}$  参数。




图 2-23 输出高电平电压  $V_{OH}$  测试方法原理

#### 四、输出高电平电压（扩展端） $V_{O_{HX}}$ 测试方法原理

各种 HTL 门电路大多带有与扩展端。为了测量扩展端对电路输出高电平状态的控制能力，必须按产品标准规定对扩展端施加规定的输入条件，以便电路输出为高电平状态，此时输出端的直流电压值就是  $V_{O_{HX}}$ 。图 2-24 为输出高电平电压（扩展端） $V_{O_{HX}}$  测试方法原理图。

$V_{O_{HX}}$  测试条件与  $V_{O_H}$  相同。 $V_{O_{HX}}$  测试合格即表明电路的扩展端有效可用，否则就不能用于与功能扩展。




图 2-24 输出高电平（扩展端） $V_{O_{HX}}$  测试方法原理图

#### 五、输出低电平电压 $V_{O_L}$ 测试方法原理

$V_{O_L}$  是表征电路逻辑低电平是否合格的重要参数。它和  $V_{O_H}$  一样，对于简单的门电路，只要施加规定的输入条件，例如  $V_{I_H}=9\text{V}$ （或者  $V_{I_L}=6.5\text{V}$ ），就能测得  $V_{O_L}$ 。对于具有复杂逻辑功能的电路，则必须同时把  $V_{I_H}=9\text{V}$  和  $V_{I_L}=6.5\text{V}$  加在各输入端上，才能测得  $V_{O_L}$ 。

测量  $V_{O_L}$  时也必须按功能表进行测试，而且功能表中的“1”和“0”所对应的输入电平值也和  $V_{O_H}$  测试时相同。图 2-25 为输出低电平电压  $V_{O_L}$  测试方法原理图。




图 2-25 输出低电平电压  $V_{O_L}$  测试方法原理

$V_{O_L}$  测试是在  $V_{CC}=13.5\text{V}$  和被测输出端加规定负载电流  $I_{OL}$  的条件下进行的。为了保证测量值准确，非被测输出端不可同时加入负载电流  $I_{OL}$ ，否则将使  $V_{O_L}$  值偏高。电路所有输出端都要分别进行测量。

#### 六、扩展器正向电压 $V_F$ 测试方法原理

HTL 与扩展器电路是由一组正极共接的二极管组成，每个二极管的导通正向电压  $V_F$  的测试方法原理如图 2-26 所示，其目的是测量扩展器的正向扩展能力。




图 2-26 扩展器正向电压  $V_F$  测试方法原理

### 七、输出关态电压 $V_{off}$ 测试方法原理

对于集电极开路输出的HTL电路，必须测试电路输出端处于截止状态时，输出端所能承受的最高反向耐压。测试 $V_{off}$ 的输入条件和 $V_{OH}$ 相同；对于复杂逻辑功能电路，要求按功能表进行测试。测试时， $V_{cc}=15\text{ V}$ ，被测输出端加标准规定的反向电流 $I_{OR}$ 。图2-27为输出关态电压 $V_{off}$ 测试方法原理。

通常输出关态电压 $V_{off}$ 比HTL电路的电源电压 $V_{cc}$ 高得多，因此要求电路经 $V_{off}$ 参数测试后，仍具有规定的功能。通常为使测试合理，应最先测 $V_{off}$ 这一参数，然后进行其他直流和交流参数测试。




图2-27 输出关态电压 $V_{off}$ 测试方法原理

### 八、输入高电平电流 $I_{IH}$ 测试方法原理

HTL电路的输入端都是由二极管负极组成的。当输入端加高电平电压 $V_I=16.5\text{ V}$

时，二极管处于反向截止状态，此时流过输入二极管的反向电流就是 $I_{IH}$ 。测试 $I_{IH}$ 的目的是测定在最高电平电压输入情况下，电路对前级电路（即驱动被测电路的HTL电路）输出高电平电压的影响程度。图2-28为输入高电平电流 $I_{IH}$ 测试方法原理图。测 $I_{IH}$ 参数时，对于同一组输入端（例如与非门的多个输入端），非被测端必须接地，这样才能准确测量出 $I_{IH}$ 值。电路所有输出端要分别进行测试，其测试条件为 $V_{cc}=15\text{ V}$ ，输出端开路。




图2-28 输入高电平电流 $I_{IH}$ 测试方法原理

测试条件为 $V_{cc}=15\text{ V}$ ，输出端开路。

### 九、输入低电平电流 $I_{IL}$ 测试方法原理

对HTL电路输入端加低电平电压 $V_I=1.5\text{ V}$ 时，输入二极管处于正向导通状态，此时流过被测输入端的电流就是 $I_{IL}$ 。这是为了测定在低电平输入时，电路对前级电路输出低电平电压的影响程度。图2-29为输入低电平电流 $I_{IL}$ 参数的测试方法原理图。测 $I_{IL}$ 参数时，要求同一组输入端中的非被测输入端全部接高电平，否则就不能测得 $I_{IL}$ 的正确值（而是偏小的数值）。如果同一组中非被测输入端同电路内部输出端相连，为了正确测出 $I_{IL}$ 参数值，就要求在电路输出为高电平的状态下测试，并要求对所有输入端分别进行 $I_{IL}$ 参数测试。测试条件为 $V_{cc}=16.5\text{ V}$ ，输出端开路。




图2-29 输入低电平电流 $I_{IL}$ 测试方法原理

## 十、输出短路电流 $I_{os}$ 测试方法原理

HTL 电路大多为有源输出结构。为了保证电路在使用中稳定可靠地工作，要求对电路在输出高电平状态时的输出电阻有所限制。如果输出电阻过小，则容易出现尖峰电压、电流干扰；但是输出电阻过大，就会降低电容性负载的驱动能力。为此必须在使输出为逻辑“1”状态的输入条件下，测出输出端对地短路的电流  $I_{os}$ 。即使对于无源输出 HTL 电路，为保证电路具有足够的电容性驱动能力，电路输出电阻不宜太大。但是输出电阻太小时，对输出低电平负载能力有影响，因此也要求测量  $I_{os}$  这一参数。图 2-30 为输出短路电流  $I_{os}$  测试方法原理图。 $I_{os}$  的测试条件为  $V_{cc}=16.5V$ ，各输出端都要分别进行测试。在测量  $I_{os}$  时，应注意测试时间必须小于 1 s，否则将有可能使电路发热损坏（无源输出电路不受此限制）。




图 2-30 输出短路电流  $I_{os}$  测试方法原理

## 十一、输出漏电流 $I_{or}$ 测试方法原理

采用集电极开路输出结构的 HTL 电路应按电路的逻辑功能，把规定的输入条件

$V_{IB}=9V$  和  $V_{IL}=6.5V$  分别加到电路输入端上，使输出呈截止状态，并在输出端加上规定的电压，此时流过输出端的电流就是  $I_{or}$ 。测试  $I_{or}$  的目的就是为了测定输出端处于截止状态时，输出端能否长期稳定地驱动高压负载网络。图 2-31 为输出漏电流  $I_{or}$  的测试方法原理图。在测试  $I_{or}$  时， $V_{cc}=16.5V$ ；输入端状态应满足功能表的规定；各输出端分别进行测试。




图 2-31 输出漏电流  $I_{or}$  测试方法原理

## 十二、扩展器反向电流 $I_R$ 测试方法原理

HTL 与扩展器是由一组正极连结在一起的二极管组成的。为了测定扩展器的反向电流，必须按产品标准规定，使二极管分别处于截止状态，此时流过被测二极管的反向电流就是  $I_R$ 。图 2-32 为扩展器的反向电流  $I_R$  测试方法原理图。




图 2-32 扩展器的反向电流  $I_R$  测试方法原理

### 十三、电源电流 $I_{cc}$ 测试方法原理

当 HTL 电路处在某种静态工作条件下时，流过供电电源端  $V_{cc}$  的电流就是电源电流  $I_{cc}$ 。在小规模 HTL 门电路中，通常还要求对被测电路输出端处于高电平状态的电源电流  $I_{cch}$  和低电平状态的电源电流  $I_{chl}$  分别进行测试。 $I_{cc}$  测试条件为  $V_{cc}=16.5V$ ；输入端状态按产品标准规定；全部输出端开路。图 2-33 为电源电流  $I_{cc}$  的测试方法原理。




图 2-33 电源电流  $I_{cc}$  测试方法原理

### 十四、输入脉冲宽度 $t_w$ 测试方法原理

在 HTL 电路中，各种触发器和时序电路对输入脉冲的宽度有一定要求。能使电路输出具有正常功能的最窄输入信号脉冲宽度就是输入脉冲宽度  $t_w$ 。当所输入的脉冲宽度小于  $t_w$  时，就不会使电路触发及正常工作。图 2-34 为输入脉冲宽度  $t_w$  的测试方法原理图，图 2-35 为测试过程的工作波形图。




图 2-34 输入脉冲宽度  $t_w$  测试方法原理




图 2-35  $t_w$  测试过程工作波形图

测试  $t_w$  参数时，环境温度应为  $25^{\circ}\text{C}$ ，电源电压  $V_{cc}=15\text{V}$ ，调节输入脉冲宽度，当脉宽减小到输出保持正常工作的临界状态时，所对应的输入脉冲宽度就是  $t_w$ （对全部有关的输入端都必须进行测量）。

### 十五、传输延迟时间 $t_{PLH}$ 和 $t_{PHL}$

在国产 HTL 电路中，国标品种要求测量电路的上升沿传输延迟时间  $t_{PLH}$  和下降沿传输延迟时间  $t_{PHL}$ 。部标品种要求测量平均传输延迟时间  $t_{pd}=\frac{1}{2}(t_{PLH}+t_{PHL})$ 。

$t_{PHL}$ : 被测电路输出状态由高电平跳变到低电平时, 从输入脉冲边沿的基准点  $V_T$  到所对应的输出脉冲下降沿的基准点  $V_T$  之间的时间值。

$t_{PLH}$ : 被测电路输出状态由低电平跳变到高电平时, 从输入脉冲边沿的基准点  $V_T$  到所对应的输出脉冲上升沿的基准点  $V_T$  之间的时间值。图 2-36 为传输延迟时间  $t_{PHL}$  和  $t_{PLH}$  的测试方法原理图。图 2-37 为传输延迟时间测试波形图。




图 2-36 传输延迟时间测试方法原理




图 2-37 传输延迟时间测试波形图

测试传输延迟时间时, 环境温度为  $25^{\circ}\text{C}$ , 电源电压  $V_{cc}=15\text{V}$ , 输入脉冲的重复频率  $f$ 、幅度  $V_m$ 、上升时间  $t_r$ 、下降时间  $t_f$  以及多输入脉冲的时序关系均按产品标准规定。输出负载回路也按产品标准规定设置。

本测试方法所规定的基准点  $V_T$  值, 对常规 HTL 电路为  $7.5\text{V}$ ; 对 TTL-HTL 电平转换器电路, 输入基准点  $V_T$  值为  $1.5\text{V}$ , 输出基准点为  $7.5\text{V}$ ; 对 HTL-TTL 电平转换器电路, 输入基准点  $V_T$  值为  $7.5\text{V}$ , 输出基准点  $V_T$  值为  $1.5\text{V}$ 。

#### 十六、最高时钟脉冲频率 $f_M$ 测试方法原理

在 HTL 电路中, 各种触发器和时序电路不仅要求输入脉冲宽度高于  $t_w$  才能正常工作, 而且对输入时钟脉冲频率有所限制。为了确定电路的时钟脉冲频率极限值, 必须测量保证电路正常工作时的最高输入时钟频率  $f_M$ 。

图 2-38 为最高时钟脉冲频率  $f_M$  的测试方法原理图。

测试  $f_M$  参数时, 环境温度为  $25^{\circ}\text{C}$ , 电源电压  $V_{cc}=15\text{V}$ , 按产品标准规定加输入条件, 时钟脉冲输入端加低频脉冲信号, 并逐步升高时钟脉冲频率, 直至被测电路保持正常工作的最高临界频率, 此频率即  $f_M$ 。应对各时钟脉冲输入端分别进行测量。





图 2-38 最高时钟脉冲频率  $f_M$  测试方法原理

# HTL 中小规模集成电路



### 第三章 HTL 门 电 路

HTL 门电路包括与非门电路、与非门（无源输出）电路、与非驱动器（集电极开路输出）电路、与门电路、与或非门电路和与扩展器电路等。国产 HTL 门电路现有国标和部标两大系列，其系列品种如表 3-1 所示。两系列中大部分品种都具有相同的逻辑功能和外引线功能端排列，在一定程度上可以彼此换用。

表3-1 国产HTL门电路系列品种

名 称	部标型号	国标型号
8 输入端与门	H001	
双 4 输入端与门（可扩展）	H002	
8 输入端与非门（可扩展）	H003	
双 4 输入端与非门（可扩展）	H004	CH2008
双 4 输入端与非门（无源输出，可扩展）	H005	CH2001
四 2 输入端与非门	H006	CH2010
四 2 输入端与非门（无源输出）	H007	CH2003
8 输入端与非驱动器（集电极开路输出，可扩展）	H008	CH008
双 4 输入端与非驱动器（集电极开路输出，可扩展）	H009	CH009
双 5 输入端与扩展器	H010	
4-3-3输入端与或非门	H011	
三 3 输入端与非门（无源输出）		CH2002
双 4 输入端与扩展器		CH2006
四反相器		CH2007
三 3 输入端与非门		CH2009
六反相器（无源输出）		CH2012
六反相器		CH2013
双2-2输入端与或非门		CH0673

3.1 HTL 与非门电路—CH2007, CH2008, CH2009,  
CH2010, CH2013, H003, H004, H006

一、线路图、逻辑图和逻辑表达式（图3-1, 图3-2）




图3-1 HTL与非门线路图




图3-2 HTL与非门逻辑图和逻辑表达式

## 二、封装形式和外引线功能端排列

各种 HTL 与非门电路都可以采用14条外引线的塑料、白陶瓷、黑陶瓷、扁平封装或双列直插式封装。图 3-3 为各种 HTL 与非门的外引线功能端排列图。




图3-3 HTL与非门电路各品种的外引线功能端排列图

### 三、电参数 (表3-2, 表3-3)

表3-2 CH2007、CH2008、CH2009、CH2010、CH2013

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端 $V_I = 16.5 V$ , 其余输入端接地, 输出端开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 1.5 V$ , 其余输入端接 $V_{CC}$ , 输出端开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测输入端 $V_{IL} = 6.5 V$ , 其余输入端悬空, $I_{OH} = 60 \mu A$
	输出高电平电压	$V_{OHL}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测扩展端 $V_{IX} = 7.2 V$ , 其余输入端悬空, $I_{OHL} = 60 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 输入端全部接 $V_I = 9 V$ , $I_{OL} = 14 mA$
	输出短路电流	$I_{OS}$	$4 \sim 18$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其余输入端悬空, 输出端接地
	高电平电源电流	$I_{CCH}$	1.5	$mA/门$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其余输入端悬空, 输出端开路
	低电平电源电流	$I_{CCL}$	5.5	$mA/门$	$V_{CC} = 16.5 V$ , 输入端全部悬空, 输出端开路
交 流 参 数	传输延迟时间	$t_{PLH}$	$\leq 220$	ns	$V_{CC} = 15 V$ , 测试频率 $f = 500 kHz$ , 脉宽 $t_W = 2 \mu s$ , 经同类门整形, 非被测输入端接 $V_{CC}$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$
		$t_{PHL}$	$\leq 110$	ns	

表3-3 H003、H004、H006电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	通导电源电流	$I_{CCL}$	$\leq 6$	$mA/门$	$V_{CC} = 16.5 V$ , 输入端悬空, 输出端空载
	截止电源电流	$I_{CCH}$	$\leq 3$	$mA/门$	$V_{CC} = 16.5 V$ , 输入端接地, 输出端空载
	输入低电平电流	$I_{IL}$	$\leq 1.6$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其它输入端悬空
	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 16.5 V$ , 其它输入端接地
	输出短路电流	$I_{OS}$	$\leq 30$	$mA$	$V_{CC} = 16.5 V$ , 输入端接地, 输出端接地
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测输入端 $V_I = 6.5 V$ (测与扩展端时 $V_{IX} = 7.2 V$ ), 其它输入端悬空 $I_{OH} = 48 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 输入端: $V_I = 9 V$ , $I_{OL} = 12.8 mA$
	扇出	$N_o$	$\geq 8$		
交 流 参 数	平均传输延迟时间	$t_{pd}$	$\leq 170$	ns	$V_{CC} = 15 V$ , 输入信号: $V_m \geq 11 V$ , $f = 100 kHz$ , $I_{OL} = 12.8 mA$ , $C_L = 21 pF$

① 为参考参数。

### 四、典型应用

HTL 与非门电路是一种基本门电路, 由于国产 HTL 电路的种类较少, 因此在实用中往往要求采用与非门电路去组合成各种具有复杂逻辑功能的电路。

#### 1. 组成其它逻辑门电路

用 HTL 与非门电路可以非常方便地组成与门电路、或门电路以及或非/或门电路等, 如图 3-4 所示。

在工业控制系统中, 为了明确表示出各种电路执行正常逻辑功能所要求的输入状态, 常常要求使用具有先倒相后输入功能的逻辑电路, 其逻辑符号和等效逻辑电路如图 3-5




图3-4 用与非门组成其它逻辑电路

(a) 与门; (b) 或门; (c) 或非/或门。

$$\begin{aligned}
 A &\rightarrow \text{NOT} = A & Y = \overline{A} \\
 A &\rightarrow \text{NOT} = A & Y = \overline{A} \\
 A &\rightarrow \text{NOT}, B \rightarrow \text{NOT} & Y = A + B \\
 A &\rightarrow \text{NOT}, B \rightarrow \text{NOT} & Y = \overline{A + B} \\
 A &\rightarrow \text{NOT}, B \rightarrow \text{NOT} & Y = \overline{\overline{A} \cdot \overline{B}} \\
 A &\rightarrow \text{NOT}, B \rightarrow \text{NOT} & Y = \overline{\overline{A} \cdot \overline{B}} \\
 &= \overline{A} \cdot \overline{B} \\
 &= A \cdot B
 \end{aligned}$$

图3-5 先倒相后输入等效逻辑电路

所示。由图可以看出，在输入端上画的小圈表示倒相作用，它和与非门输出端上的小圈的意义相同。

先倒相后输入的表示法在逻辑设计中有特定的含义。例如在组合逻辑电路中，先倒相后输入表示低电平起控制作用，反之先输入后倒相则表示高电平起作用。在时序逻辑电路中，先倒相后输入表示负脉冲起作用，对于时钟脉冲输入端则表示脉冲下降沿起触发作用。反之先输入后倒相则表示正脉冲起作用，对于时钟脉冲输入端则表示脉冲上升沿起触发作用。

## 2. 组成 R-S 触发器

R-S 触发器又称为闩锁触发器，外来数据可以通过 R、S 端输送到触发器中存储起来，因此常用作数据存储单元。图 3-6 为用与非门组成的 R-S 触发器。当 R-S 端中的任一端为低电平时，与该输入端相对应的与非门输出为高电平，而另一个与非门输出则

为低电平。通常  $R$  端称为复位端或者清除端， $S$  端称为置位端或者预置端。

表 3-4 为  $R-S$  触发器的功能表。由表 3-4 可知， $R-S$  触发器有两种确定输出状态。




图 3-6  $R-S$  触发器

表 3-4  $R-S$  触发器的功能表

$R$	$S$	$Q$	$\bar{Q}$
0	0	不定	
0	1	0	1
1	0	1	0
1	1	保持	

当  $R = S = "1"$  时，触发器原来输出状态保持不变；当  $R = S = "0"$  时，触发器输出同时为 “1”，但当  $R$  和  $S$  同时取消 “0” 信号后，则使触发器无确定输出状态，因而不允许出现这种输入组合状态。

$R-S$  触发器不仅能起数据存储作用，而且还具有脉冲整形功能。例如在图 3-7 中，用手动开关或用继电器触点使  $K$  接通时，在起始过程中往往会产生多次振动 ( $a$ )，或者接通过程缓慢 ( $b$ )，从而引起输出波形畸变或干扰，使系统工作不稳定。为了克服这些不应有现象，可用  $R-S$  触发器对输入进行整形，如图 3-7 ( $c$ ) 所示。




图 3-7  $R-S$  触发器组成脉冲整形电路

(a)、(b)：接点接通过程；(c) 脉冲整形电路。




图 3-8 多输入  $R-S$  触发器

如果增加  $R-S$  触发器的输入端数，则可以构成多输入  $R-S$  触发器，如图 3-8 所示。这样构成的  $R-S$  触发器的逻辑功能表与表 3-4 相同，所增加的输入端作为与输入关系。

### 3. 脉冲发生器

在工业自动控制设备中，一般控制过程都是以脉冲和电位形式来进行的，因此脉冲发生器也是自动控制设备的一个重要组成部分。

用 TTL 与非门电路构成的多谐振荡器产生矩形脉冲的线路大致上可分为以下几类：

#### (1) 多谐振荡器

用两个与非门和一个电阻、一个电容可以组成多谐振荡器产生矩形脉冲，如图 3-9

所示。多谐振荡器在开始工作时，如果B点为高电平，则此时A点电位必须低于 $M_1$ 的开门电平， $M_1$ 输出高电平通过电阻R对电容C充电，当充电电流使A点电位达到 $M_1$ 开门电平时， $M_1$ 输出从高电平变为低电平，从而使 $M_2$ 输出由低电平跳变为高电平，同时通过电容C耦合，A点电位从开门电平突变到高于 $M_2$ 的输出高电平，此后通过电阻R按指数衰减规律逐渐放电，当A点电位下降到略低于 $M_1$ 开门电平时，又使B点电位由低变高，从而使 $M_2$ 输出跳变为低电平，通过电容C耦合使A点电位进一步降低，于是电路又恢复到开始工作状态，此过程继续进行下去就可以形成多谐振荡， $M_2$ 输出非对称矩形脉冲波。输出脉冲周期取决于 $RC$ 乘积，并和 $RC$ 成正比例关系。

这种多谐振荡器的优点是线路简单，调试方便，但是如果R数值选择不当，也会产生故障，通常R选值过大容易停振，但也不宜过小，R太小，会使 $M_1$ 负载电流过大，使 $M_1$ 输出脉冲幅度降低，导致停振。通常R数值选择为 $10k\Omega$ 左右。电容C数值可以任意选择，从几百微微法至几百微微法都能起振。

### (2) 对称型多谐振荡器

用两个与非门、两个电阻和两个电容组成的对称型多谐振荡器如图3-10所示。其中电阻和电容作为动态工作时的充放电定时电路。由于充放电使两个门电路的输入电压发生改变，引起电路状态不断翻转，从而形成周期性振荡。当 $R_1=R_2$ ， $C_1=C_2$ 时，振荡器输出占空比q为50%的对称矩形脉冲波，而且两个输出端上的脉冲波形的相位刚好彼此相反，脉冲周期与 $RC$ 乘积成正比例关系。




图3-9 多谐振荡器




图3-10 对称型多谐振荡器

图3-10(a)和(b)两种线路结构有所不同，但工作原理却基本上相似。

### (3) 简单对称型多谐振荡器

利用与非门的扩展端可以极其简单地组成多谐振荡器，如图3-11(a)所示。这种振荡器的优点是只要与非门的参数指标合格，电路都会起振。用与非门的扩展端作为输入端，阈值电位 $V_T$ 可提高0.7V， $V_T=7.5V+0.7V=8.2V$ 。图3-11(b)为这种振荡器的等效电路，振荡器的电阻是利用与非门内部的输入级电阻，其典型数值为 $15k\Omega$ 左右，振荡器的工作原理与图3-10中对称型多谐振荡器相似。 $Q$ 输出的正脉冲宽度 $t_{w1}$ 由下式决定：

$$t_{w1} = RC_1 \ln \frac{2V_{cc} - 2V_{BE} - V_z - V_{OL}}{V_{cc} - 2V_{BE} - V_z} \quad (3-1)$$

$\bar{Q}$  输出的正脉冲宽度  $t_{w_2}$  由下式决定:

$$t_{w_2} = RC_2 \ln \frac{2V_{cc} - 2V_{BE} - V_z - V_{OL}}{V_{cc} - 2V_{BE} - V_z} \quad (3-2)$$

在式 (3-1) 和式 (3-2) 中,

$V_{cc}$ —电源电压;

$V_{BE}$ —晶体管基极一发射极正向电压;

$V_z$ —与非门电路中的齐纳二极管击穿电压;

$V_{OL}$ —与非门电路的输出低电平电压。

当电源电压  $V_{cc} = 15$  V 时,  $C_1 = C_2$ , 振荡频率与电容量的关系如图 3-11 (c) 所示。作低频率振荡器时, 所用电解电容器的正端必须和扩展端相接, 而且要求电容器的漏电流尽可能小。




图3-11 简单对称型多谐振荡器

(a) 逻辑图; (b) 线路图; (c) 振荡频率与电容量的关系。

简单多谐振荡器的缺点是振荡频率不够稳定, 这是由于与非门的内部输入级电阻的温度稳定性差, 随着工作环境温度变化, 振荡频率会发生漂移。此外由于不同门电路有不同的输入级电阻, 因此使用不同电路会产生不同的频率特性。

#### (4) 环形振荡器

用奇数个反相器电路可以组成环形振荡器, 如图 3-12 所示。其振荡频率为

$$f = 1/[N(t_{PLH} + t_{PHL})] \quad (3-3)$$

在式 (3-3) 中,  $N$  为所用反相器的级数, 其数值为除 1 以外的任何奇数。如果反相器的延迟时间为平均传输延迟时间, 则振荡频率  $f$  为

$$f = 1/2Nt_{pd} \quad (3-4)$$

这种环形振荡器的优点是容易起振，只要反相器逻辑功能正常，不必附加任何电路元件就能产生矩形脉冲输出。其缺点是振荡频率不能自由调节，只能靠挑选不同的传输延迟时间的反相器和增减反相器的级数来进行频率调节。

为了调节环形振荡器的振荡频率可在图3-12中增加耦合电容，并在末级增加一级整形用反相器以改善输出脉冲的前后沿，如图3-13(a)所示。当电源电压 $V_{cc}=15V$ 时，振荡频率与电容量的关系如图3-13(b)所示。

在图3-13(a)中若再增加一个电位器则可以对环形振荡器的输出频率进行微调，如图3-13(c)所示。

图3-14(a)为脉冲宽度可调的环形振荡器，改变电容C可以改变振荡频率，改变 $R_3$ 能进行频率微调。 $R_1$ 为电容提供放电通路，改变 $R_1$ 可改变输出脉冲波形处于高电平的时间。 $R_2$ 是电容C的充电电阻，改变 $R_2$ 可调整输出脉冲波形处于低电平的时间。因此通过改变 $R_1$ 、 $R_2$ 、 $R_3$ 可以得到一定频率且输出脉宽一定的脉冲波形。图3-14(b)为 $V_{cc}=15V$ ， $R_2=R_3=0$ ， $R_1=3k\Omega$ 时的频率特性。此时所组成的环形振荡器与图3-12基本相似。




图3-12 环形振荡器




图3-13 频率可调环形振荡器

(a) 频率不可调环形振荡器；(b) 振荡频率与电容量的关系；(c) 频率可调环形振荡器。

### (5) 压控振荡器

在工业自动控制中为了改变控制速度，或者在锁相环路中都要使用压控振荡器。在简单对称型多谐振荡器中设置直流电压控制端即成为压控振荡器，如图3-15所示。

压控振荡器的中心频率由 $R_2$ 、 $R_3$ 、 $C_1$ 和 $C_2$ 决定，当 $R_1=R_2=R_3=3.3k\Omega$ 、 $C_1=C_2=5100pF$ 、直流输入电压由 $4V$ 变到 $11V$ 时，输出频率可从 $6kHz$ 变到 $66kHz$ 。






图3-14 脉宽可调环形振荡器

(a) 逻辑图；(b) 振荡频率与电容C的关系。



#### 4. 脉冲延迟电路

把脉冲延迟成一定宽度的脉冲，常用单稳态触发器来实现。尽管目前已经能生产集成度较高的双单稳态触发器电路，但是用与非门组成的单稳态触发器仍然获得广泛应用。这是因为与非门具有简单的逻辑功能，性能测试容易，而且是价格最便宜的HTL电路，用2~4个与非门就可以组成各种单稳态触发器。用与非门可以组成微分型单稳态触发器和积分型单稳态触发器两类电路，现分别介绍如下。

##### (1) 微分型单稳态触发器

与非门同 $RC$ 微分电路耦合起来就可以组成简单的微分型单稳态触发器，如图3-16所示。它可以对输入负窄脉冲信号进行展宽，输出脉冲宽度取决于 $RC_x$ 乘积，脉冲稳定性则取决于电源电压的变化。

电路工作时，当 $M_1$ 输入变为“0”时， $M_1$ 的输出转变为“1”，在 $M_1$ 输出由“0”跳变为“1”的时间内，经电容 $C_x$ 耦合到 $M_2$ 输入，使 $M_2$ 输出为“0”，从而保证 $M_1$ 输入为“0”；当 $M_1$ 输出稳定地处在“1”时，电容 $C_x$ 通过 $R$ 充电，直至 $M_2$ 输入电位下降到关门电平为止，此时 $M_2$ 输出转变为“1”。当要求输出脉冲宽度为很

宽的矩形波时，要求使用漏电流很小的电解电容器作为  $C_x$ ，此时电容器正极必须接  $M_1$  的输出。

为了克服由于  $V_{cc}$  的变化导致输出脉宽改变，可以采用 10V 稳压二极管对电容两端的高电位进行限幅，如图 3-17 所示。这种电路不适用于产生大于 1s 的脉宽，因为  $M_2$  输入上升时间太慢， $M_2$  输出容易产生振荡。

### (2) 积分型单稳态触发器

图 3-18 为积分型单稳态触发器，由于电容在电路中起积分作用，对于高频干扰相当于一个滤波电容，因此抗干扰效果较好，而微分型单稳态触发器就不具备这一优点。积分型单稳态触发器可以将输入负脉冲整形成规定脉宽的负脉冲，输出脉宽正比于  $RC_x$  乘积。

当输入脉冲到来之前，输入为高电位， $A$  点为低电位，因此  $B$ 、 $D$ 、 $E$  各点均为高电位；当输入由“1”变“0”时， $A$  点由“0”变“1”， $B$  点出现负跳变，电容  $C_x$  通过  $R$  放电， $D$  点电位按指数规律下降，当降低到  $M_3$  的关门电平之前， $M_3$  的两个输入均为高电位， $M_3$  输出为低电平，同时使  $M_1$  输出稳定在高电平状态，从而保证电路不受外部高频信号干扰；当  $D$  点电位降低到关门电平之后， $M_3$  输出由“0”变“1”， $M_1$  输出跳变为“0”，从而加快了  $M_3$  的截止过程，使  $M_3$  输出脉冲的后沿很快恢复。

### (3) 可重触发单稳态触发器

上述单稳态触发器要求在输出脉冲周期内输入端只能加一次触发脉冲，只有等到输出回复到原始状态后才能输入下一次触发脉冲。如果在输出状态发生期间又输入触发脉冲，并不能使单稳态触发器重新触发。

图 3-19 为可重触发单稳态触发器，不论触发器输出处于脉冲周期的任意状态，只要有触发脉冲加到输入端上，电路就会重新开始触发。如果在触发器输出处于暂稳状态期间，又重新触发，此时触发器输出仍处于暂稳状态，但将再延长一个脉冲周期时间。




图 3-17 输出脉宽稳定的微分型单稳态触发器




图 3-18 积分型单稳态触发器




图 3-19 可重触发单稳态触发器

图 3-19 中晶体管  $T_1$  主要用于实现重触发功能，每当输入由“1”变“0”时，经过微分电路  $C_1R_1$  转换成窄脉冲，使  $T_1$  很快进入饱和，电容  $C_x$  放电。与此同时，输入变化经积分电路  $C_2R_2$  后，使  $M_4$  输出为“1”，并使  $M_3$  输出为“0”。 $M_4$  通过  $R_x$  对  $C_x$  充电，当电位升高到  $M_2$  开门电平时， $M_2$  输出为“0”，这样就使  $M_2$  输出回复到“1”状态。

如果在  $M_3$  输出为“0”状态时再次输入触发脉冲，就将使晶体管  $T_1$  再次导通，并导致单稳态触发器重新启动。若输入触发脉冲周期远小于输出脉冲周期，则单稳态触发器的输出总是保持在“0”状态。图 3-19 中的稳压二极管  $D_2$  可以稳定  $C_x$  的充电电压，以保证输出脉冲宽度稳定。

改变  $C_x$ ， $R_x$  数值，可以获得不同的输出脉冲宽度。 $R_x$  数值为  $10k\Omega \sim 100k\Omega$ ， $C_x$  数值为  $300pF$  至几百  $\mu F$ 。

可重触发单稳态触发器常用来检测系统工作是否正常。选择适当的  $C_x$ ， $R_x$  数值，使输出脉冲的周期比系统中的脉冲周期更长一些，则单稳态触发器输出总是保持为“0”状态，即输出波形为一条直线，若系统脉冲失落一个，则使单稳态触发器输出产生一个正脉冲，此正脉冲可以作为系统工作不正常的检测信号。

#### (4) 脉冲后沿延迟电路




图 3-20 脉冲后沿延迟电路

图 3-20 为脉冲后沿延迟电路，用于正脉冲展宽。当  $M_1$  输入为低电平时， $M_1$  输出为高电平， $M_2$  输出为低电平。当输入从“0”变“1”时， $M_1$  输出从“1”跳变为“0”， $M_2$  输出立即从“0”变为“1”。输入脉冲从“1”变“0”后， $M_1$  输出不能立即上升到高电平，需先对电容  $C_x$  充电，当  $C_x$  充电电位升高到  $M_2$  的开门电平时， $M_2$  输出从“1”跳变为“0”。

#### (5) 脉冲前沿延迟电路

图 3-21 为脉冲前沿延迟电路，常用来将宽脉冲转换成窄脉冲，其特点是前沿发生延迟，而后沿不变。当输入从“0”变为“1”时， $M_2$  输出从“0”变为“1”，并通过电阻  $R_x$  对电容充电，当  $C_x$  充电电位升高到  $M_3$  的开门电平时， $M_3$  输出从“1”变“0”， $M_4$  输出从“0”变“1”。输入脉冲从“1”变“0”后， $M_3$  输入立即被封锁， $M_2$




图3-21 脉冲前沿延迟电路

图3-22 脉冲前后沿全延迟电路

输出立即从“0”跳变为“1”， $M_4$ 输出从“1”跳变为“0”。

#### (6) 脉冲前后沿全延迟电路

图3-22为脉冲前后沿全延迟电路，可以实现输出脉冲宽度不变，只是使前后沿发生等量延迟。当输入脉冲从“0”变“1”时， $M_1$ 输出变为低电平，电容 $C_x$ 通过 $R_x$ 放电，当C点电位下降到 $M_2$ 关门电平时， $M_2$ 输出从“0”变“1”；输入脉冲从“1”变“0”后， $M_1$ 输出变成高电平，通过 $R_x$ 对电容 $C_x$ 充电。当C点电位上升到 $M_2$ 开门电平后， $M_2$ 输出从“1”变“0”。由于充放电时间常数并不相等，所以这前后沿只能说是大致相等。

#### (7) 脉冲展宽电路

图3-23为脉冲展宽电路，可以将正窄脉冲转换成正宽脉冲。

#### (8) 窄脉冲转换电路

图3-21所示的脉冲前沿延迟电路可以作为窄脉冲转换电路，其特点是前沿发生变化，后沿不变。如果要求后沿发生变化，前沿不变，则可用图3-24所示电路。当输入脉冲从“0”变“1”时， $M_1$ 输出从“1”变“0”，但B点却不能立即变成低电平，因此 $M_2$ 输入可以暂时处于“1”状态，其输出从“1”变“0”，当电容 $C_x$ 通过 $R_x$ 放电，并使B点电位下降到 $M_2$ 的关门电平时， $M_2$ 输出才能从“0”变“1”，从而在 $M_3$ 输出上获得后沿变化的正窄脉冲。

### 5. 脉冲整形电路

把波形边沿较差的信号整形成一定幅度的脉冲，常用施密特触发器来实现。国产HTL系列中没有施密特触发器电路，但是用两个反相器加上正反馈也能构成如图3-25(a)所示的施密特电路，其电路转移特性如图3-25(b)所示，其中滞后回线的宽度( $V_{th1}-V_{th0}$ )与 $R_1/R_2$ 的比值成正比例关系。

表3-5列出了正反馈电阻与滞后回线宽度的关系。




图3-23 脉冲展宽电路




图3-24 窄脉冲转换电路





图3-25 施密特触发器及其转移特性

表3-5  $R_1$ 、 $R_2$ 取值与滞后回线宽度的关系

$R_1$ (k $\Omega$ )	$R_2$ (k $\Omega$ )	$V_{th0}$ (V)	$V_{th1}$ (V)
1	4.7	5.9	7.9
1	10	6.3	7.2
1	22	6.5	7.0
1	47	6.6	6.9
1.5	4.7	5.6	8.5
1.5	10	6.1	7.6
1.5	22	6.3	7.2
1.5	47	6.5	7.0
2	4.7	5.0	9.3
2	10	6.0	7.9
2	22	6.2	7.3
2	47	6.4	7.1
3.3	4.7	4.1	10.6
3.3	10	5.2	8.2
3.3	22	5.3	7.6
3.3	47	6.2	7.2

利用施密特触发器的滞后特性，可以对慢输入波形进行整形，可以获得矩形波，如图 3-26 所示。




图3-26 慢输入波形整形




图3-27 脉冲幅度值鉴别电路

把施密特触发器设计成具有不同的 $V_{th}$ 值，就可以用来鉴别各种脉冲幅度不同的输入波形，如图 3-27 所示。

同理，施密特触发器可以对不规则信号波形进行整形，并将其中干扰信号和有用信号鉴别分开。

### 3.2 HTL与非门(无源输出)电路—CH2012, CH2003, CH2002, CH2001, H005, H007

在 3.1 中所讨论的各种与非门电路，其输出形式为有源输出，又称为标准 HTL 输出，其优点是电路的输出阻抗低，适用于驱动电容性负载回路，而且具有较快的上升沿延迟时间，能加快电路的开关工作速度。但是有源输出之间不可以相互并接。如果将两个有源输出端并接在一起，如图 3-28 所示那样，当  $M_1$  输出处于高电平状态而  $M_2$  输出处于低电平状态时，在  $M_1$  中，由于  $T_2$  晶体管处于截止状态，而  $M_2$  的低电平输出将使  $T_3$  晶体管导通，则  $T_3$  基极电流  $I_{B3}$  为：

$$\begin{aligned} I_{B3} &= \frac{V_{cc} - V_{BE3} - V_{OLM2}}{R_3} \\ &= \frac{15 \text{ V} - 0.7 \text{ V} - 1.5 \text{ V}}{15 \text{ k}\Omega} \\ &\approx 0.85 \text{ mA} \end{aligned} \quad (3-5)$$

式中  $V_{BE3}$  为  $T_3$  的基极-发射极电压（前向饱和压降）。

如果  $T_3$  的电流放大系数  $h_{FE}$  大于 10，则  $T_3$  处于饱和导通状态。若设  $T_3$  饱和压降  $V_{CES3}$  为 0.5 V， $T_3$  集电极电流  $I_{C3}$  为

$$I_{C3} = \frac{V_{cc} - V_{CES3} - V_{OLM2}}{R_4} = \frac{15 \text{ V} - 0.5 \text{ V} - 1.5 \text{ V}}{1.5 \text{ k}\Omega} \approx 8.67 \text{ mA} \quad (3-6)$$




图3-28 有源输出之间的并接

$T_3$ 发射极电流  $I_{E3}$  为

$$I_{E3} = I_{B3} + I_{C3} = 0.85 + 8.67 \approx 9.52 \text{ mA}$$

$I_{E3}$  将作为  $M_2$  的负载电流流入  $M_2$  的输出晶体管  $T'_2$  中，导致  $M_2$  的负载电流的能力大大降低。如果并接在一起的输出端较多，则将使  $M_2$  输出晶体管  $T'_2$  脱离饱和， $M_2$  输出低电平显著上升，从而不能处于正常逻辑电平状态，导致电路工作不稳定，要是  $T'_2$  吸收负载电流过大，还将导致损坏而失效。另一方面，如果  $T_3$  晶体管长时间输出 9.52mA 电流，则消耗在  $T_3$  晶体管上的功率  $P$  为

$$P = (V_{CC} - V_{OL})I_{E3} = (15 \text{ V} - 1.5 \text{ V}) \times 9.52 \text{ mA} = 128.5 \text{ mW} \quad (3-7)$$

由此可见， $T_3$  消耗的功率远远大于与非门自身的功耗，容易导致  $T_3$  损坏。

为了克服有源输出之间不能并接的缺点，可以采用无源输出与非门电路。

### 一、特 点

HTL 无源输出与非门的逻辑功能和有源输出与非门电路相同，但输出之间可以并接，实现“线或”连接。

### 二、线路图、逻辑图和逻辑表达式（图 3-29）





图 3-29 与非门(无源输出) 电路的线路图、逻辑图和逻辑表示式

### 三、封装形式和外引线功能端排列

各种 HTL 与非门(无源输出) 电路都可以采用 14 条外引线塑料、白陶瓷、黑陶瓷的扁平封装或双列直插式封装，图 3-30 为外引线功能端排列图。






图3-30 无源输出与非门的外引线功能端排列图

## 四、电参数（表3-6，表3-7）

表3-6 CH2012、CH2003、CH2002、CH2001电参数

参数名称		符号	规范值	单位	测    试    条    件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端 $V_I = 16.5 V$ , 其余输入端接地, 输出端开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 1.5 V$ , 其余输入端接 $V_{CC}$ , 输出端开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测输入端 $V_I = 6.5 V$ , 其余输入端悬空, $I_{OH} = 60 \mu A$
	输出高电平电压	$V_{OHH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测扩展端 $V_{I_X} = 7.2 V$ , 其余输入端悬空, $I_{OH} = 60 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 输入端全部接 $V_I = 9 V$ , $I_{OL} = 14 mA$
	输出短路电流	$I_{OS}$	$0.7 \sim 1.55$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其余输入端悬空, 输出端接地
	高电平电源电流	$I_{GCH}$	1.5	$mA/门$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其余输入端悬空, 输出端开路
	低电平电源电流	$I_{CCL}$	5.5	$mA/门$	$V_{CC} = 16.5 V$ , 输入端全部悬空, 输出端开路
交流 参 数	传输延迟时间	$t_{PLH}$	$\leq 260$	ns	$V_{CC} = 15 V$ , 测试频率 $f = 500 kHz$ , 脉宽 $t_W = 2 \mu s$ , 经同类门整形, 非被测输入端接 $V_{CC}$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$
		$t_{PHL}$	$\leq 110$	ns	

表3-7 H005、H007电参数

参数名称	符号	规范值	单位	测 试 条 件
直 流 参 数	通导电源电流 $I_{QCL}$	$\leq 6$	mA/门	$V_{CC} = 16.5V$ , 输入端悬空, 输出端空载
	截止电源电流 $I_{CCH}$	$\leq 3$	mA/门	$V_{CC} = 16.5V$ , 输入端接地, 输出端空载
	低电平输入电流 $I_{IL}$	$\leq 1.6$	mA	$V_{CC} = 16.5V$ , 被测输入端接地, 其它输入端悬空
	高电平输入电流 $I_{IH}$	$\leq 6$	μA	$V_{CC} = 16.5V$ , 被测输入端 $V_I = 16.5V$ , 其它输入端接地
	输出短路电流 $I_{OS①}$	$\leq 30$	mA	$V_{CC} = 16.5V$ , 输入端接地, 输出端接地
	输出高电平电压 $V_{OH}$	$\geq 11.5$	V	$V_{CC} = 13.5V$ , 被测输入端 $V_I = 6.5V$ (测与扩展端时 $V_{IX} = 7.2V$ ), 其它输入端悬空, $I_{OH} = 48\mu A$
	输出低电平电压 $V_{OL}$	$\leq 1.5$	V	$V_{CC} = 13.5V$ , 输入端 $V_I = 9V$ , $I_{OL} = 12.8mA$
	扇出 $N_O$	$\geq 8$		
交流参数	平均传输延迟时间 $t_{pd}$	$\leq 200$	ns	$V_{CC} = 15V$ , 输入信号: $V_m \geq 11V$ , $f = 100 kHz$ , $I_{OL} = 12.8mA$ , $C_L = 21pF$

① 为参考参数。

## 五、典型应用

无源输出与非门的高电平状态输出阻抗较高, 输出短路电流为  $0.7 \sim 1.55mA$ , 因此能把两个以上的输出端并接起来, 从而实现“线或”连接, 如图 3-31 所示。图 3-31 中将  $N$  个无源输出与非门的输出并接, 同时带有  $m$  个标准 TTL 负载门。如果在并接的  $N$  个门中, 只有一个门的输出为低电平, 而其余 ( $N - 1$ ) 个门的输出都为高电平, 则此时最大输出负载电流  $I_{OL}$  如下:

$$I_{OL} \geq \frac{V_{CC} - V_{OL}}{15k\Omega} (N - 1) + mI_{IL} \quad (3-8)$$

根据表 3-7, 将  $V_{OL} \leq 1.5V$ ,  $I_{OL} = 14mA$ ,  $I_{IL} \leq 1.4mA$  代入式 (3-8), 得

$$14mA \geq \frac{15V - 1.5V}{15k\Omega} (N - 1) + 1.4m mA \quad (3-9)$$

若设  $N = 3$ , 则可以求出最大负载门数  $m$ , 将  $N = 3$  代入式 (3-9), 得

$$m = \frac{14 - 1.8}{1.4} \approx 8$$

根据式 (3-9) 也可以求出最多并接门数  $N$ 。若设  $m = 5$ , 代入式 (3-9), 得

$$N = \frac{7.9}{0.9} \approx 8$$

按照式 (3-9) 可以算出各种并接的负载能力对照表, 如表 3-8 所示。

如将无源输出与非门电路的输出端与一个二极管的正极相接, 二极管的负极与低于  $15V$  的其它正电源电压连接, 则此时门电路的输出高电平电压将会随之发生变化 (例如




图3-31 “线或”连接法

表3-8 “线或”连接负载能力对照表

并接门数N	1	2	3	4	5	6	7	8	9	10	11	12	13	14
负载门数m	10	9	9	8	7	7	6	5	5	4	4	3	2	1

当二极管的负极连接  $V_{cc} = 5$  V 时, 无源输出与非门的输出高电平电压将下降至 5.7 V。用此方法可以方便地使HTL电路与其它逻辑系统匹配连接使用。

无源输出与非门电路的其它使用方法和有源输出与非门电路基本用法完全一致, 但是不能完全代替有源输出与非门电路。无源输出与非门对电容性负载的驱动能力较差, 当负载电容量较大时, 输出脉冲的上升沿时间长, 因此开关速度慢得多。

### 3.3 HTL与非驱动器(集电极开路输出)电路——

CH008, CH009, H008, H009

#### 一、特 点

输出负载能力大, 可以驱动 30 个标准负载门。

输出耐压可达 60 V, 能驱动高压负载回路。

输出可以并接, 实现“线或”连接。

#### 二、线路图、逻辑图和逻辑表达式(图3-32)




图3-32 集电极开路输出与非门驱动器  
电路的线路图、逻辑图和逻辑表达式

#### 三、封装形式和外引线功能端排列

各种HTL集电极开路输出与非驱动器电路都可以采用 14 条外引线的塑料、白陶瓷、黑陶瓷扁平封装或双列直插式封装。图 3-33 为外引线功能排列图。




图3-33 集电极开路输出与非门驱动器电路的外引线功能端排列图

## 四、电参数（表3-9，表3-10）

表3-9 CH008、CH009电参数

参数名称和符号			规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu\text{A}$	$V_{CC} = 15\text{V}$ , $V_I = 16.5\text{V}$ , 其余输入端接地, 输出端开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$\text{mA}$	$V_{CC} = 16.5\text{V}$ , 被测输入端 $V_I = 1.5\text{V}$ , 其余输入端悬空, 输出端开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 被测输入端 $V_I = 6.5\text{V}$ , 其余输入端悬空, $I_{OH} = 180\mu\text{A}$
	输出高电平电压	$V_{O_{HX}}$	$\geq 11.5$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 被测扩展端 $V_{IX} = 7.2\text{V}$ , 其余输入端悬空, $I_{OH} = 180\mu\text{A}$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 输入端全部接 $9\text{V}$ , $I_{OL} = 42\text{mA}$
	输出关态电压	$V_{off}$	$\geq 60$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 输入端接地, 输出端 $I_O = 100\mu\text{A}$
	高电平电源电流	$I_{CCH}$	$\leq 6$	$\text{mA}/\text{门}$	$V_{CC} = 16.5\text{V}$ , 被测输入端接地, 其余输入端悬空, 输出端开路
	低电平电源电流	$I_{CCL}$	$\leq 12$	$\text{mA}/\text{门}$	$V_{CC} = 16.5\text{V}$ , 输入端全部悬空, 输出端开路
交 流 参 数	传输延迟时间	$t_{PLH}$	$\leq 350$	ns	$V_{CC} = 15\text{V}$ , 测试频率 $f = 500\text{kHz}$ , 脉宽 $t_W = 2\mu\text{s}$ , 经同类门整形, 非被测输入端接 $V_{CC}$ , $R_L = 510\Omega$ , $C_L = 300\text{pF}$
		$t_{PHL}$	$\leq 250$	ns	

表3-10 H008、H009电参数

参数名称	符号	规 范 值			单 位	测 试 条 件
		H008A H009A	H008B H009B	H008C H009C		
直 流 参 数	通导电源电流	$I_{CCL}$		$\leq 12$	$\text{mA}/\text{门}$	$V_{CC} = 16.5\text{V}$ , 输入端悬空, 输出端空载
	截止电源电流	$I_{CCH}$		$\leq 6$	$\text{mA}/\text{门}$	$V_{CC} = 16.5\text{V}$ , 输入端接地, 输出端空载
	低电平输入电流	$I_{IL}$		$\leq 1.6$	$\text{mA}$	$V_{CC} = 16.5\text{V}$ , 被测输入端接地, 其它输入端悬空, 输出端空载
	高电平输入电流	$I_{IH}$		$\leq 6$	$\mu\text{A}$	$V_{CC} = 16.5\text{V}$ , 被测输入端 $V_I = 16.5\text{V}$ , 其它输入端接地, 输出端空载
	输出击穿电压	$V_{CBR}$	$\geq 15$	$\geq 36$	$\geq 60$	$\text{V}$
	输出高电平电压	$V_{OH}$		$\geq 11.5$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 被测输入端 $V_I = 6.5\text{V}$ (测与扩展端时 $V_I = 7.2\text{V}$ ), 其它输入端悬空, 输出端 $R = 10k\Omega$ , $I_{OH} = 180\mu\text{A}$
	输出低电平电压	$V_{OL}$		$\leq 2$	$\text{V}$	$V_{CC} = 13.5\text{V}$ , 输入端 $V_I = 9\text{V}$ , 输出端 $R = 10k\Omega$ , $I_{OL} = 48\text{mA}$
	扇 出	$N_O$		$\geq 30$		
交 流 参 数	平均传输延迟时间	$t_{pd}$		$\leq 250$	ns	$V_{CC} = 15\text{V}$ , 输入信号: $V_m \geq 11\text{V}$ , $f = 100\text{kHz}$ , 输出端 $R_L = 50k\Omega$ , $I_{OL} = 48\text{mA}$ , $C_L = 21\text{pF}$

## 五、典型应用

### 1. “线或”连接

集电极开路输出与非驱动器在实现“线或”连接时，为了电路能正常工作，必须外接一个输出负载电阻 $R_L$ 作为上拉电阻，以获得规定的高电平电压，如图 3-34 所示。 $R_L$ 取值小，有利于电路输出由低电平向高电平转换，即开关速度快，同时有利于提高输出高电平电压，但却会影响电路输出低电平的负载驱动能力，并增大电路的输出为低电平时的电源电流 $I_{CCL}$ ，因此 $R_L$ 取值不能太小。但是 $R_L$ 取值大将影响电路输出高电平的负载驱动能力，使输出高电平电压明显降低。因此必须在保证输出高电平电压不低于 11.5 V 的条件下，选取 $R_L$ 的最大值 $R_{L_{max}}$ 。同时在保证有一定低电平负载能力的条件下，求出输出低电平电压低于 1.5 V 时的 $R_L$ 最小值 $R_{L_{min}}$ 。然后在这两个极值中挑选最佳值。




图 3-34 集电极开路输出与非驱动器电路的“线或”连接




图 3-35 计算  $R_{L_{max}}$  的等效电路

以下简单说明 $R_L$ 的选择方法。在图 3-35 中假定输出并接的电路数为 $N$ ，负载电路的门数为 $m$ （按标准门负载计算），首先计算 $R_L$ 的最大值 $R_{L_{max}}$ ，此时并接的各电路输出均处于高电平状态， $R_{L_{max}}$ 由下式计算：

$$R_{L_{max}} = \frac{V_{cc} - V_{oh}}{mI_{ih} + NI_{oh}} \quad (3-10)$$

在式 (3-10) 中， $V_{cc}=15$  V，规定 $V_{oh} \geq 11.5$  V，规定 $I_{ih} \leq 6 \mu A$ ，规定 $I_{oh}=180 \mu A$ 。假定 $N=5$ ， $m=20$ ，代入式 (3-10)，可得

$$R_{L_{max}} = \frac{15 - 11.5}{20 \times 6 \times 10^{-6} + 5 \times 180 \times 10^{-6}} \approx 3431 \Omega$$

$R_L=3431 \Omega$  是负载电阻最大选取值，如果将负载电阻选择大于此值，则意味着 $V_{oh}$ 达不到 11.5 V 要求。图 3-35 为计算 $R_{L_{max}}$ 的等效电路。

当并接电路输出中只有一端处于低电平状态，而其余各电路均处于截止状态时，负载电源只能由一门吸收，其等效电路如图 3-36 所示，在这种情况下 $R_L$  取值不能小于最小值 $R_{L_{min}}$ ， $R_{L_{min}}$ 按下式计算：

$$R_{L_{\min}} = \frac{V_{cc} - V_{OL}}{I_{OL} - mI_{IL}} \quad (3-11)$$

式中,  $V_{cc} = 15 \text{ V}$ ; 规定  $V_{OL} \leq 1.5 \text{ V}$ ; 规定  $I_{OL} = 48 \text{ mA}$ ; 规定  $I_{IL} = 1.4 \text{ mA}$ ;  $m = 20$ 。代入式 (3-11) 中, 可得

$$R_{L_{\min}} = \frac{15 - 1.5}{42 \times 10^{-3} - 20 \times 1.4 \times 10^{-3}} \approx 964 \Omega$$

若  $R_L$  取值小于  $964 \Omega$ , 就会使输出低电平电压值高于  $1.5V$ 。

根据  $R_{L_{\max}}$  和  $R_{L_{\min}}$  值,  $R_L$  必须在  $964 \Omega \sim 3431 \Omega$  之间选取, 即

$$964 \Omega \leq R_L \leq 3431 \Omega$$

当输出并接数  $N$  较大, 而且负载数  $M$  过大时, 根据式 (3-10) 和 (3-11) 计算会出现反常结果, 即

$$R_{L_{\max}} < R_{L_{\min}}$$

这表明该连接方法是不允许的, 必须改变连接方法, 即减少并接电路输出端数和负载门数  $M$ , 使  $R_{L_{\max}} \geq R_{L_{\min}}$ 。

## 2. 锯齿波发生器

利用集电极开路输出与非驱动器可以很方便地组成锯齿波发生器, 如图 3-37 所示。图中输入脉冲是宽度较窄的正脉冲, 当输入上升沿到来时, 电容  $C$  通过与非驱动器的集电极开路输出晶体管迅速放电, 输出电位在短时间内就降低到低电平。在此之后, 当输入脉冲下降沿到来时, 输出晶体管迅速截止, 电源通过  $R$  向  $C$  充电, 充电时间常数为  $RC$ , 趋向值为电源电压  $E_c$ 。这里  $R$  的阻值应该远大于输出晶体管的集电极串联电阻  $r_{sc}$  ( $r_{sc}$  的典型值为  $10 \Omega$  左右)。

由图 3-37 可看出指数曲线开始一段的直线性还比较好, 以后逐渐变差。为了使输出波形有良好的直线性, 要求尽量降低锯齿波的峰值  $V_m$  对趋向值  $E_c$  的比值  $V_m/E_c$ , 这表明提高电源电压  $E_c$  就能得到幅度大、线性好的锯齿波。但是  $E_c$  值必须低于输出晶体管的集电极击穿电压  $V_{CER}$ , 才能确保电路正常工作。




图 3-37 锯齿波发生器




图 3-36 计算  $R_{L_{\min}}$  的等效电路

H009




图 3-38 负载电流增大的方法

## 3. 负载电流增大方法

同一集成块中的两个与非驱动器的性能参数极其接近, 将这样两个电路的输入端及输出端分别并接起来, 如图 3-38 所示, 就可以使输出低电平电流  $I_{OL}$  增加近一倍, 并保持输出低电平电压  $V_{OL}$  低于  $1.5 \text{ V}$ 。但是由于两个输入端连在一起, 相应的输入低电平电流  $I_{IL}$  也增加一倍, 故这一点在使用时必须注意。

#### 4. 驱动继电器

集电极开路输出与非驱动器具有较高输出耐压和大电流负载能力，因此非常适合于驱动中小功率继电器。图3-39为继电器驱动电路，其中并联在继电器绕组上的二极管称为续流二极管，要求其正向最大电流参数值应接近于继电器绕组工作电流，二极管反向击穿电压应大于继电器的工作电压 $E_c$ 。




图3-39 继电器驱动电路




图3-40 指示灯驱动电路

如果不加续流二极管，当门电路输出由低电平变为高电平时，由于绕组中产生自感电势可能高出电源电压几倍，而且自感电势方向和电源电压 $E_c$ 相同，它和电源电压叠加起来就会使集成电路输出晶体管击穿损坏。在绕组两端并接反向的续流二极管后，当门电路输出由低电平变为高电平时，自感电势将使二极管导通，于是电流继续流过绕组，此时门电路输出端电压仅略高于电源电压 $E_c$ ，其高出部分为续流二极管的正向压降，从而使集成电路受到保护。

#### 5. 驱动指示灯

图3-40为指示灯驱动电路图。图中 $R$ 为指示灯电流预置电阻，加此电阻之目的，是防止指示灯点亮时的冲击电流损坏集成电路（因为指示灯冷电阻较小）。 $R$ 数值不宜太大，太大起不到保护作用。但是 $R$ 取值也不能太小，太小了将产生较大预置电流，以致门电路输出为高电平时，指示灯仍然被点亮。因此 $R$ 取值必须适当，以保证电路输出为高电平时维持一定电流，但又不致使灯点亮。

如果低压指示灯的工作电流较大，应采用负载电流增大方法来驱动指示灯。

### 3.4 HTL与门电路——H001, H002(图3-41, 图3-42)

#### 一、线路图、逻辑图和逻辑表达式




图3-41 HTL与门线路图




图3-42 HTL与门的逻辑图和逻辑表达式

## 二、封装形式和外引线功能端排列

各种HTL与门都可以采用14条外引线的塑料、白陶瓷、黑陶瓷扁平封装或双列直插式封装。图3-43为各种HTL与门的外引线功能端排列图。




图3-43 HTL与门电路的外引线功能端排列图

## 三、电参数(表3-11)

表3-11 H001、H002电参数

参数名称	符号	规范值	单位	测 试 条 件
直 流 参 数	$I_{CCL}$	$\leq 10$	mA/门	$V_{CC} = 16.5V$ , 输入端接地, 输出端空载
	$I_{CCH}$	$\leq 12$	mA/门	$V_{CC} = 16.5V$ , 输入端悬空, 输出端空载
	$I_{IL}$	$\leq 1.6$	mA	$V_{CC} = 16.5V$ , 被测输入端接地, 其它输入端悬空, 输出端空载
	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 16.5V$ , 被测输入端 $V_I = 16.5V$ , 其它输入端接地, 输出端空载
交 流 参 数	$I_{OS}$	$\leq 30$	mA	$V_{CC} = 16.5V$ , 输入端悬空, 输出端接地
	$V_{OH}$	$\geq 11.5$	V	$V_{CC} = 13.5V$ , 被测输入端 $V_I = 9V$ , 其它输入端悬空, $I_{OH} = 48\mu A$
	$V_{OL}$	$\leq 1.5$	V	$V_{CC} = 13.5V$ , 被测输入端 $V_I = 6.5V$ (测与扩展端时 $V_{IX} = 7.2V$ ), 其它输入端悬空, $I_{OL} = 12.8mA$
	$N_o$	$\geq 8$		
交流参数	平均传输延迟时间	$t_{pd}$	$\leq 170$	ns
				$V_{CC} = 15V$ , 输入信号 $V_m \geq 11V$ , $f = 100kHz$ , $I_{OL} = 12.8mA$ , $C_L = 21pF$

① 为参考参数。

### 3.5 HTL与或非门电路——CH0673, H011

#### 一、线路图、逻辑图和逻辑表达式(图3-44, 图3-45)





图3-44 HTL与或非门的线路图




$$\text{逻辑表达式} \quad Y = \overline{ABCD} + \overline{EFG} + \overline{HIJ}$$

图3-45 HTL与或非门的逻辑图和逻辑表达式


#### 二、封装形式和外引线功能端排列

各种HTL与或非门电路都可以采用14条外引线的塑料、白陶瓷、黑陶瓷扁平封装或双列直插式封装。图3-46为各种HTL与或非门的外引线功能端排列图。

CH0673



(a) H011



(b)

图3-46 HTL与或非门电路的外引线功能端排列图

### 三、电参数(表3-12, 表3-13)

表3-12 CH0673电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端 $V_I = 16.5 V$ , 其余输入端接地, 输出端开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 1.5 V$ , 其余输入端接 $V_{CC}$ , 输出端开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 与组被测输入端 $V_{IL} = 6.5 V$ , 其余输入端悬空; 或组输入端接地, $I_{OH} = 60 \mu A$
	输出高电平电压	$V_{OHL}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 被测扩展端 $V_{IX} = 7.2 V$ , 其余输入端悬空, $I_{OH} = 60 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 被测与组输入端全部接 $V_{IH} = 9 V$ , 或组输入端接地, $I_{OL} = 14 mA$
	输出短路电流	$I_{OS}$	$4 \sim 18$	$mA$	$V_{CC} = 16.5 V$ , 与组被测输入端接地, 其余输入端悬空; 或组输入端接地, 输出端接地
	高电平电源电流	$I_{CCH}$	$\leq 6$	$mA$	$V_{CC} = 16.5 V$ , 与组被测输入端接地, 其余输入端悬空; 或组输入端接地, 输出端开路
	低电平电源电流	$I_{CCL}$	$\leq 15$	$mA$	$V_{CC} = 16.5 V$ , 输入端全部悬空, 输出端开路
交流 参数	传输延迟时间		$t_{PLH}$	$\leq 220$	ns
			$t_{PHL}$	$\leq 110$	ns
$V_{CC} = 15 V$ , 测试频率 $f = 500 kHz$ , 脉宽 $t_W = 2 \mu s$ , 经同类门整形, 接与组被测输入端, 非被测输入端接 $V_{CC}$ 或组输入端接地, $R_L = 1.5 k\Omega$ , $C_L = 100 pF$					

表3-13 H011电参数

参数名称和符号		规范值	单位	测 试 条 件	
直 流 参 数	通导电源电流	$I_{CCL}$	$\leq 8$	$mA$	$V_{CC} = 16.5 V$ , 输入端悬空, 输出端空载
	截止电源电流	$I_{CCH}$	$\leq 6$	$mA$	$V_{CC} = 16.5 V$ , 输入端接地, 输出端空载
	低电平输入电流	$I_{IL}$	$\leq 1.6$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接地, 其它输入端悬空, 输出端空载
	高电平输入电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 16.5 V$ , 其它输入端接地, 输出端空载
	输出短路电流	$I_{OS}$ ①	$\leq 30$	$mA$	$V_{CC} = 16.5 V$ , 输入端接地, 输出端接地
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 与组被测输入端 $V_I = 6.5 V$ , 其它输入端悬空或组输入端接地, $I_{OH} = 48 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 被测与组输入端 $V_I = 9 V$ , 或组输入端接地, $I_{OL} = 12.8 mA$
	扇 出	$N_o$	$\geq 8$		
交流 参数	平均传输延迟时间	$t_{pd}$	$\leq 170$	ns	$V_{CC} = 15 V$ , 输入信号: $V_m = 11 V$ , $f = 100 kHz$ , $I_{OL} = 12.8 mA$ , $C_L = 21 pF$

① 为参考参数。

### 四、典型应用

HTL与或非门是一种常用的门电路, 用这种与或非门可以组成R-S触发器、多谐振荡器以及多种复杂逻辑功能电路。

#### 1. 组成R-S触发器

图3-47为用与或非门组成的R-S触发器。表3-14为这种触发器的功能表。由表3-14可知, 和用与非门组成的R-S触发器的工作状态相反, 它是在“1”电平作用下使

触发器发生翻转的，因此  $R$  和  $S$  端不能同时为“1”。




图3-47 与或非门组成的  $R-S$  触发器

表3-14 与或非门组成的  $R-S$  触发器功能表

$R$	$S$	$Q$	$\bar{Q}$
0	1	1	0
1	0	0	1
0	0	保 持	
1	1	不 定	

## 2. 组成锁定触发器

用与或非门组成的  $R-S$  触发器引出控制端  $CP_+$  可以组成可控  $R-S$  触发器，如图3-48(a)所示。当  $CP_+ = “0”$  时， $R$ 、 $S$  端均被封锁，信号不能送入触发器，因此触发器状态保持不变。只有当  $CP_+ = “1”$  时， $R$  和  $S$  才能起复位和置位作用。




图3-48 可控  $R-S$  触发器和锁定触发器  
(a) 可控  $R-S$  触发器；(b) 锁定触发器。

表3-15 可控  $R-S$  触发器功能表

$CP_+$	$R$	$S$	$Q$	$\bar{Q}$
0	∅	∅	保 持	
1	0	1	1	0
1	1	0	0	1
1	1	1	不 定	
1	0	0	保 持	

表3-15为可控  $R-S$  触发器的功能表。由表可知，当  $CP_+ = “1”$  时，若  $R = S = “1”$ ，则触发器输出处于不定状态。为了避免产生不定状态，可以在可控  $R-S$  触发器上加一个倒相门组成锁定触发器，如图3-48(b)所示。当  $CP_+ = “0”$  时，触发器的


数据输入端  $D$  和  $\bar{D}$  被封锁，电路输出状态不变（即处于锁定状态）。当  $CP_1 = "1"$  时， $D$  端数据可以送到触发器输出端。例如  $D = "1"$  时，则  $Q = "1"$ ； $D = "0"$  时，则  $Q = "0"$ 。锁定触发器主要用于组成数据暂存器。

### 3.6 HTL与扩展器——CH2006, H010

#### 一、特    点

用于扩展门电路的与输入端数。

#### 二、线路图、逻辑图和逻辑表达式（图3-49）



$$Ex = ABCD$$

图3-49 与扩展器电路的线路图逻辑图和逻辑表达式

#### 三、封装形式和外引线功能端排列

各种HTL与扩展器电路都可以采用14条外引线的塑料、白陶瓷、黑陶瓷扁平封装或双列直插式封装。图3-50为外引线功能端排列图。




图3-50 与扩展器电路的外引线功能端排列图

#### 四、电参数（表3-16，表3-17）

表3-16 CH2006电参数

参数名称	符号	规 范 值	单 位	测 试 条 件
正向电压	$V_P$	$\leq 1$	V	正向电流 $I_P = 1.5\text{mA}$ , 各输入端分别测试
反向电流	$I_R$	$\leq 6$	$\mu\text{A}$	反向偏压 $V_R = 16.5\text{V}$
输入电容量	$C_I$	$\leq 5$	$\text{pF}$	各输入在 0 偏压下分别测试

表3-17 H010电参数

参数名称	符 号	规 范 值	单 位	测 试 条 件
正向电压	$V_P$	$\leq 1$	V	与扩展端 $I_P = 1.5\text{mA}$ , 被测端接地, 其它端悬空
反向击穿电压	$BV_R$	$\geq 18$	V	与扩展端接地, 被测端 $I_R = 10\mu\text{A}$ , 其它端悬空
输入电容	$C_I^*$	$\leq 5$	$\text{pF}$	* 为工艺保证参数

#### 五、典型应用

当要求增加逻辑门电路的与输入端数时, 可以采用与门电路来扩展输入端, 但这样  
一来会使新增加的输入端的传输延迟时间比原有输入端长一些, 因此使用将受到一定限  
制。此外, 由于增加一级与门, 这样组成的多输入端逻辑门的电源电流显著倍增。

为了克服这些缺点, 必须采用与扩展器来增加逻辑门的输入端数。图3-51为与扩  
展器和门电路的连接图。由图3-51可以看出逻辑门配接与扩展器后, 不会增加门电路的电  
源电流, 对延迟时间也无显著影响。




图3-51 输入端扩展方法

## 第四章 HTL触发器和其他有关电路

国产HTL触发器和其他有关电路，包括J-K触发器、单稳态触发器和电平转换器（接口电路）等。表4-1为国标HTL触发器和其他有关电路系列品种；表4-2为部标HTL触发器和其他有关电路系列品种。两系列中不少品种都具有相同的逻辑功能和外引线功能端排列，在一定条件下可以彼此互换使用。

表4-1 国标HTL触发器和其他有关电路系列品种

名 称	型 号
双下降沿J-K触发器	CH2005
与门输入下降沿J-K触发器	CH2014
双单稳态多谐振荡器	CH2015
五HTL-TTL电平转换器	CH2016
六TTL-HTL电平转换器	CH2017

表4-2 部标HTL触发器和其他有关电路系列品种

名 称	型 号
与门输入J-K触发器	H013
六TTL-HTL电平转换器	J003
五HTL-TTL电平转换器	J004
双单稳态多谐振荡器	J240

### 4.1 HTL J-K触发器——CH2005, CH2014, H013

J-K触发器是最常用的时序电路，它具有两个稳定状态，其输出状态可由输入状态和时间这两个因素而定，本节着重从逻辑功能来分析HTL J-K触发器的结构与特性，同时介绍其工作原理与典型应用。由于J-K触发器能存储信息，是组成各种计数电路和移位寄存器的基本单元电路。

#### 一、特 点

- 具有计数、置数、保持和异步复位功能。

## 二、线路图、逻辑图和外引线功能端排列(图4-1、图4-2)




图4-1 与门输入J-K触发器CH2014、H013

的线路图、逻辑图和外引线功能端排列图

(a) 线路图; (b) 逻辑图; (c) 外引线功能端排列图。




图4-2 双下降沿J-K触发器CH2005的线路图、逻辑图和外引线功能端排列图  
 (a) 线路图 (1 / 2); (b) 逻辑图 (1 / 2); (c) 外引线功能端排列图。

### 三、工作原理

#### 1. 与门输入J-K触发器——CH2014, H013

由图4-1(a)、(b)可见，主触发器由两个5-2输入端与或非门交叉耦合组成，为了减小电路的功耗电流，两个与或非门均采用集电极开路输出结构，并且还能使线路结构简化。从触发器由两个3-3输入端与或非门组成。

与门输入J-K触发器具有如下功能：

**计数** 在 $\bar{S}_D=\bar{R}_D=“1”$ 条件下，假定触发器输出的初始状态为 $Q=“1”，\bar{Q}=“0”$ ，则当时钟脉冲输入端 $CP=“0”$ 时，主触发器输出 $Q'=“0”，\bar{Q}'=“1”$ 。若 $CP=“0”，J=“1”，K=“1”$ ，时钟脉冲输入端 $CP$ 从“0”变“1”时，引起 $\bar{Q}'$ 从“1”变“0”， $Q'$ 从“0”变“1”，此后时钟脉冲输入端 $CP$ 从“1”变“0”时， $M_1$ 的两组输入均为低电平封锁， $Q'$ 保持“1”不变，但是 $M_3$ 的输入端也被低电平封锁，因此输出 $\bar{Q}$ 从“0”变“1”， $M_3$ 输出 $Q$ 则从“1”变为“0”。如果时钟脉冲输入端 $CP$ 加上第二个触发脉冲，又将使触发器输出状态发生翻转，如不断输入触发脉冲，触发器输出状态就不断发生翻转，即具有计数功能。

**置数** 在 $\bar{R}_D=\bar{S}_D=“1”$ 条件下，假定初始状态 $Q=“0”，\bar{Q}=“1”$ ，在时钟脉冲输入端 $CP$ 为“0”时， $M_1$ 输出 $Q'=“1”，M_2$ 输出 $\bar{Q}'=“0”$ 。若 $CP=“0”$ 时， $J=“1”，K=“0”$ ，时钟脉冲输入端 $CP$ 从“0”变“1”，由于 $M_1$ 第一组输入端均为“1”， $M_2$ 的两组输入均为低电平封锁，从而引起 $Q'$ 从“1”变为“0”， $\bar{Q}'$ 从“0”变为“1”，当时钟脉冲输入端 $CP$ 从“1”变“0”时， $M_3$ 两组输入端均为低电平封锁，因此使触发器输出 $Q$ 翻转为“1”( $\bar{Q}$ 为“0”)，从而实现置“1”功能。

如果触发器的初始状态为 $Q=“1”，\bar{Q}=“0”$ ，此时主触发器输出必为 $Q'=“0”，\bar{Q}'=“1”$ ，在时钟脉冲输入端 $CP$ 从“0”变“1”时，主触发器状态不会发生变化。因此当时钟脉冲输入端从“1”变“0”时，触发器输出仍然维持 $Q=“1”(\bar{Q}=“0”)$ 。如果初始态 $Q=“1”$ 状态，在时钟脉冲输入端 $CP$ 为“0”时， $M_1$ 输出 $Q'=“0”，M_2$ 输出 $\bar{Q}'=“1”$ 。若 $CP=0$ 时 $J=“0”，K=“1”$ ，时钟脉冲输入端 $CP$ 从“0”变“1”，由于 $M_2$ 第二组输入均为“1”，使 $M_2$ 输出 $\bar{Q}'=“0”，Q'$ 从“0”变“1”，当时钟脉冲输入端 $CP$ 从“1”变“0”时，由于 $M_3$ 两组输入端都有低电平封锁，使 $\bar{Q}$ 由“0”变“1”，并使 $Q$ 从“1”变“0”，即实现置“0”功能。假若原始状态为 $Q=“0”，\bar{Q}=“1”$ ，与置“1”过程相似，则触发器输出仍然维持 $Q=“0”(\bar{Q}=“1”)$ 。

**状态保持** 在 $\bar{R}_D=\bar{S}_D=“1”$ 条件下，若 $J=K=“0”$ ，此时不论时钟脉冲输入端 $CP$ 处于何种状态，触发器输出状态均不会发生改变。例如设初始状态 $Q=“0”，\bar{Q}=“1”$ ，此时 $Q'=“1”，\bar{Q}'=“0”$ ，当时钟脉冲输入端 $CP$ 从“1”变“0”时， $M_1$ 两组输入都为低电平，所以 $Q'$ 仍然保持为“1”， $\bar{Q}'$ 为“0”。但是使用者必须注意，在时钟脉冲输入端 $CP=“1”$ 期间， $J$ 和 $K$ 不能发生变化，否则触发器输出状态可能会发生改变。例如原始状态为 $Q=“0”，\bar{Q}=“1”$ ，由于 $Q'=“1”，\bar{Q}'=“0”$ ，在 $CP=“1”$ 期间， $J$ 和 $K$ 从“0”变“1”，当 $J$ 和 $K$ 继续从“1”变“0”后，主触发器输出状态就维持不变。当时钟脉冲输入端 $CP$ 从“1”变“0”时，由于 $M_2$ 两组输

入均为“0”，因此从触发器输出 $Q$ 从“0”变“1”( $\bar{Q}$ 从“1”变“0”)。同样道理，如果在 $CP = “1”$ 期间，仅只是 $J$ 或 $K$ 其中之一状态发生改变，也会使 $J-K$ 触发器输出状态发生改变。

**异步复位和置位功能** 在与门输入 $J-K$ 触发器中，放置了异步复位输入端 $\bar{R}_D$ 和置位输入端 $\bar{S}_D$ 。不论时钟脉冲输入端 $CP$ 和其他输入端处于任何状态，只要在 $\bar{R}_D$ 上加一负脉冲，都可使触发器复位，即使输出 $Q = “0”$ ， $\bar{Q} = “1”$ ，而且只要时钟脉冲输入端 $CP$ 没有输入脉冲，复位状态就可一直保持下去。同样如果在 $\bar{S}_D$ 上加一负脉冲，就可使触发器置位，即使输出 $Q = “1”$ ， $\bar{Q} = “0”$ ，置位状态也能一直保持下去。但是必须注意， $\bar{R}_D$ 和 $\bar{S}_D$ 端不能同时为“0”，否则触发器输出没有确定状态。

与门输入 $J-K$ 触发器的上述几种功能已在表4-3中归纳列出。

表4-3 与门输入 $J-K$ 触发器的功能表

输入					输出	
$\bar{S}_D$	$\bar{R}_D$	$CP$	$J (J = J_1 J_2 J_3)$	$K (K = K_1 K_2 K_3)$	$Q$	$\bar{Q}$
0	0	$\phi$	$\phi$	$\phi$	不确定	
1	0	$\phi$	$\phi$	$\phi$	0	1
0	1	$\phi$	$\phi$	$\phi$	1	0
1	1	$\downarrow$	0	1	0	1
1	1	$\downarrow$	1	0	1	0
1	1	$\downarrow$	1	1	$\bar{Q}_o$	$Q_o$
1	1	$\downarrow$	0	0	$Q_o$	$\bar{Q}_o$

注：①  $Q_o$  及  $\bar{Q}_o$  为初始状态。

②  $\phi$  表示任意状态。

## 2. 双下降沿 $J-K$ 触发器——CH2005

在图4-2(a)中， $D_0$ 、 $D_5$ 、 $D_{z2}$ 及 $R_6$ 组成2输入端与门 $M_1$ ； $D'_5$ 、 $D'_6$ 、 $D_{z2}'$ 及 $R'_6$ 组成另一个2输入端与门 $M_6$ ； $D_1$ 、 $D_2$ 、 $D_4$ 、 $D_{z1}$ 及 $R_1$ 组成4输入端与门 $M_3$ ； $D'_1$ 、 $D'_2$ 、 $D'_3$ 、 $D'_4$ 、 $D'_{z1}$ 及 $R'_1$ 组成另一个4输入端与门 $M_4$ 。 $T_3$ 及 $R_4$ 组成倒相门 $M_2$ ； $T'_3$ 及 $R'_4$ 组成另一倒相门 $M_{5o}$ 。 $T_1$ 、 $R_5$ 、 $T_2$ 组成2输入端或非门 $M_7$ ； $T'_1$ 、 $R'_5$ 、 $T'_2$ 组成另一个2输入端或非门 $M_{8o}$ 。 $R_2$ 、 $R_3$ 、 $T_4$ 、 $T_5$ 、 $R_6$ 、 $R_{10}$ 、 $R_7$ 、 $R_8$ 、 $T_6$ 、 $D_7$ 组成2输入端或非门 $M_9$ ； $R'_2$ 、 $R'_3$ 、 $T'_4$ 、 $T'_5$ 、 $R'_9$ 、 $R'_{10}$ 、 $R'_7$ 、 $R'_8$ 、 $T'_6$ 和 $D'_7$ 组成另一个2输入端或非门 $M_{10}$ 。 $M_9$ 和 $M_{10}$ 采用标准HTL有源输出结构。由 $M_1 \sim M_{10}$ 组成的负沿 $J-K$ 触发器逻辑图比与门输入 $J-K$ 触发器的逻辑结构复杂得多，但由于 $M_1 \sim M_{10}$ 全部采用简化线路结构，所以电路元件总数反而少一些。

CH2005有下述的计数、置数、保持和异步复位功能。

**计数** 若初始状态 $Q = “0”$ ， $\bar{Q} = “1”$ ，当 $\bar{R}_D = “1”$ 时，在时钟脉冲输入端 $CP = “0”$ 状态， $J = “1”$ ， $K = “1”$ ，此时 $M_3$ 、 $M_4$ 、 $M_6$ 输出为“0”， $M_5$ 输出为“1”， $M_7$ 输出为“0”。当时钟脉冲输入端 $CP$ 从“0”变“1”时， $M_3$ 输出从“0”变“1”， $M_1$ 输出从“1”变“0”，在时钟脉冲输入 $CP$ 从“1”变“0”时， $M_3$ 由“1”变“0”，此时由于 $M_2$ 的延迟作用使 $M_1$ 不能很快从“0”变“1”，因此 $M_{10}$ 输出 $Q$ 在 $CP$

从“1”变“0”后立即从“0”变“1”，并使 $M_4$ 输出从“0”变“1”，紧接着 $M_9$ 输出 $\bar{Q}$ 从“1”变“0”。如果在时钟脉冲输入端 $CP$ 加入第二个触发脉冲，就又使 $Q$ 从“1”变“0”， $\bar{Q}$ 从“0”变“1”。

**置数** 设初始状态 $Q = "0"$ ,  $\bar{Q} = "1"$ ,  $\bar{R}_D = "1"$ , 在 $J = "1"$ ,  $K = "0"$ 条件下，当时钟脉冲输入端 $CP$ 为“0”时， $M_3$ 、 $M_4$ 、 $M_6$ 输出为“0”。当时钟脉冲输入端 $CP$ 由“0”变“1”时， $M_3$ 由“0”变“1”， $M_1$ 、 $M_4$ 输出为“0”，并使 $M_7$ 输出为“0”， $M_8$ 输出为“1”， $M_6$ 输出为“0”，因此 $M_9$ 输出 $\bar{Q}$ 仍然为“1”， $M_{10}$ 输出 $Q$ 仍然为“0”。当时钟脉冲输入端 $CP$ 由“1”变“0”时， $M_3$ 由“1”变“0”，由于 $M_3$ 从“1”变“0”后的瞬间， $M_1$ 输出为“0”，此状态还来不及发生变化，所以使 $M_{10}$ 输出 $Q$ 由“0”变“1”， $\bar{Q}$ 从“1”变“0”，从而实现置“1”。同理若 $J = "0"$ ,  $K = "1"$ ，若 $CP$ 端在时钟脉冲负沿作用下，就将使触发器输出 $Q$ 从“1”变“0”， $\bar{Q}$ 从“0”变“1”，即实现置“0”。

**状态保持** 当 $\bar{R}_D = "1"$ 时，在 $J = "0"$ 和 $K = "0"$ 条件下，由于 $M_3$ 和 $M_4$ 输入均被“0”封锁，所以不论时钟脉冲输入端 $CP$ 处于何种状态， $M_3$ 、 $M_4$ 的输出状态都不会发生变化，这样以来触发器输出状态也不会发生变化。

**异步复位** CH2005触发器带有异步复位端，没有带置位端。 $\bar{R}_D$ 为异步复位输入端。当 $\bar{R}_D = "0"$ 时，不论其余输入端处于何种逻辑状态，都可使 $M_3$ 、 $M_4$ 、 $M_6$ 输出为“0”， $M_8$ 、 $M_2$ 、 $M_1$ 输出为“1”，致使 $M_{10}$ 输出 $Q$ 为“0”， $M_9$ 输出 $\bar{Q}$ 为“1”。当 $\bar{R}_D$ 从“0”变“1”后，在时钟脉冲输入端 $CP$ 发生变化之前，触发器的复位状态将被保持住。

以上各种功能可归纳为表4-4所示。

表4-4 CH2005的功能表

输入				输出	
$\bar{R}_D$	$CP$	$J$	$K$	$Q$	$\bar{Q}$
0	$\phi$	$\phi$	$\phi$	0	1
1	$\downarrow$	0	0	$Q_0$	$\bar{Q}_0$
1	$\downarrow$	0	1	0	1
1	$\downarrow$	1	0	1	0
1	$\downarrow$	1	1	$\bar{Q}_0$	$Q_0$

注：①  $Q_0$ 及 $\bar{Q}_0$ 为初始状态。

②  $\phi$ 表示任意状态。

在使用CH2005时必须注意，为了保证能正常工作，要求时钟脉冲的前后沿小于1 $\mu s$ 。除此之外，由CH2005逻辑图可知，时钟脉冲输入端 $CP$ 只能直接控制 $M_3$ 和 $M_4$ ， $J$ 和 $K$ 输入端也是直接控制 $M_3$ 和 $M_4$ ，如果将 $CP$ 端接高电平， $J$ 和 $K$ 端连接在一起作为时钟脉冲输入端，则此时CH2005可以作为T型触发器使用，即作为一位二进制计数器。

## 四、电参数(表4-5、表4-6、表4-7)

表4-5 CH2014电参数

参数名称	符号	规范值	单位	测 试 条 件		
直 流 参 数	输入高电平电流 $I_{IH}$	$J$	$\leq 6$	$V_{CC} = 15V$ , 被测输入端 $V_I = 16.5V$ , 其余输入端接地, 输出开路		
		$K$		$V_{CC} = 15V$ , 被测输入端 $V_I = 16.5V$ , 其余输入端接地, 输出开路		
		$\bar{R}_D$	$\leq 18$	$V_{CC} = 15V$ , 被测输入端 $V_I = 16.5V$ , 其余输入端接地, 输出开路		
	输入低电平电流 $I_{IL}$	$S_D$		$V_{CC} = 15V$ , 被测输入端 $V_I = 1.5V$ , $J, K$ 接地; $\bar{R}_D$ 接地时, $\bar{S}_D$ 悬空; 或 $\bar{S}_D$ 接地时, $\bar{R}_D$ 悬空, 测试前 $CP$ 接地。输出开路		
		$J$	$\leq 1.4$	$V_{CC} = 16.5V$ , 被测输入端 $V_I = 1.5V$ , 测试 $J$ 端时, $\bar{R}_D$ 接地; 测试 $K$ 端时, $\bar{S}_D$ 接地, 非被测 $J, K$ 端以及 $CP$ 接 $V_{CC}$ 。输出开路		
		$K$		$V_{CC} = 16.5V$ , 被测输入端 $V_I = 1.5V$ , 测 $\bar{R}_D$ 时, $\bar{S}_D$ 接地; 测试 $\bar{S}_D$ 时, $\bar{R}_D$ 接地, $CP$ 接地, $J, K$ 悬空, 输出开路		
	输出高电平电压 $V_{OH}$	$CP$	$\leq 2.8$	$V_{CC} = 16.5V$ , 被测输入端 $V_I = 1.5V$ , $J, K$ 悬空, $\bar{R}_D$ 接地时, $\bar{S}_D$ 悬空, 或 $\bar{S}_D$ 接地时, $\bar{R}_D$ 悬空。输出开路		
		$Q$		$\bar{S}_D, K, J, CP$ 接 $V_{IL} = 6.5V$ , $\bar{R}_D$ 接 $V_{IH} = 9V$ , $I_{OH} = 0.5mA$		
		$\bar{Q}$		$\bar{R}_D, K, J, CP$ 接 $V_{IL} = 6.5V$ , $\bar{S}_D$ 接 $V_{IH} = 9V$ , $I_{OH} = 0.5mA$		
	输出低电平电压 $V_{OL}$	$Q$		$CP, \bar{R}_D$ 接 $V_{IL} = 6.5V$ , $J, K$ 接 $V_{IH} = 9V$ , $\bar{S}_D$ 悬空		
		$\bar{Q}$		$CP, \bar{S}_D$ 接 $V_{IL} = 6.5V$ , $J, K$ 接 $V_{IH} = 9V$ , $\bar{R}_D$ 悬空		
		$Q$		$CP$ 接 $V_{IL} = 12.6mA$		
		$\bar{Q}$		$9V$ $\bar{R}_D, \bar{S}_D$ $6.5V$ 悬空 $9V$ $\bar{R}_D, \bar{S}_D$ $6.5V$ $J$ 接 $V_{IL} = 6.5V$ , $K$ 接 $V_{IH} = 9V$		
	输出短路电流 $I_{OS}$	$Q$		$J$ 接 $V_{IL} = 6.5V$ , $K$ 接 $V_{IH} = 9V$		
		$\bar{Q}$		$\bar{R}_D$ 接 $V_{IL} = 6.5V$ , $\bar{S}_D$ 接 $V_{IH} = 9V$		
交流参数	输出高平时电源电流 $I_{CCH}$		$\leq 15$	mA	$V_{CC} = 16.5V$ , 输入端全部接地, 输出开路	
	输出低平时电源电流 $I_{CCL}$		$\leq 15$	mA	$V_{CC} = 16.5V$ , 输入端全部悬空, 输出开路	
	传输延迟时间	$t_{PLH}$	$\leq 390$	ns	$V_{CC} = 15V$ , $CP$ 端接输入信号脉冲, 脉宽 $t_{IP} = 300ns$ , $t_r$ , $t_f \leq 15ns$ , $V_m = 12V$ , $R_L = 1.8k\Omega$ , $C_L = 80pF$	
		$t_{PHL}$	$\leq 400$	ns		

表4-6 CH2005电参数

参数名称		符号		规范值	单位	测 试 条 件		
直 流 参 数	输入高电平电流 $I_{IH}$	$J$ $K$ $\bar{R}_D$ $CP$	$\leq 6$ $\leq 18$ $\leq 12$ $\mu A$	$V_{CC} = 15 V$ 被测输入接 $V_I = 16.5 V$ 输出开路	$\bar{R}_D$ 悬空, 其余输入端接地 $J$ 端接地, $K$ 悬空, $CP$ 接 $6.5 V$ $J, K$ 端悬空, $\bar{R}_D$ 接地	$\bar{R}_D$ 悬空, 其余输入端接地		
						$J$ 端接地, $K$ 悬空, $CP$ 接 $9 V$		
						$6.5 V$		
直 流 参 数	输入低电平电流 $I_{IL}$	$J$ $K$ $\bar{R}_D$ $CP$	$\leq 1.4$ $\leq 1.4$ $\leq 2.8$ $mA$	$V_{CC} = 16.5 V$ 被测输入接 $V_I = 1.5 V$ 输出开路	$J$ 输入端时, $CP$ 接 $9 V$ , $\bar{R}_D$ 由 $6.5 V$ 变为 $9 V$ 后进行测试 其余输入端悬空 其余输入端悬空	测 $J$ 输入端时, $CP$ 接 $9 V$ , $\bar{R}_D$ 由 $6.5 V$ 变为 $9 V$ 后进行测试		
						其余输入端悬空		
						其余输入端悬空		
直 流 参 数	输出高电平电压 $V_{OH}$	$V_{OH}$		$\geq 11.5$	V	$V_{CC} = 13.5 V$ , 按真值表对 $J, K$ 接 $V_{IL} = 6.5 V$ , $V_{IH} = 9 V$ , $\bar{R}_D$ 悬空, $CP$ 接 $9 V$		
	输出低电平电压 $V_{OL}$	$V_{OL}$		$\leq 1.5$	V	$V_{CC} = 13.5 V$ , 按真值表对 $J, K$ 接 $V_{IL} = 6.5 V$ , $V_{IH} = 9 V$ , $\bar{R}_D$ 悬空, $CP$ 接 $9 V$		
	输出短路电流 $I_{OS}$	$I_{OS}$		$4 \sim 18$	mA	$V_{CC} = 16.5 V$ , 按真值表对 $J, K$ 接 $V_{IL} = 6.5 V$ , $V_{IR} = 9 V$ , $\bar{R}_D$ 悬空, $CP$ 接 $6 V$		
交流 参数	高电平电源电流 $I_{CCH}$	$I_{CCH}$		$\leq 20$	mA	$V_{CC} = 16.5 V$ , $J, K$ 悬空, $CP, \bar{R}_D$ 接地, 输出开路		
	低电平电源电流 $I_{CCL}$	$I_{CCL}$		$\leq 20$	mA	$V_{CC} = 16.5 V$ , $J, K, CP, \bar{R}_D$ 悬空, 输出开路		
	传输延迟时间 $t_{PLH}$	$t_{PLH}$		$\leq 390$	ns	$V_{CC} = 15 V$ , $CP$ 接输入脉冲, 脉宽 $t_W = 300 ns$ , $t_r, t_f \leq 15 ns$ , $V_m = 12 V$ , $R_L = 1.8 k\Omega$ , $C_L = 80 pF$		
		$t_{PHL}$		$\leq 180$	ns			

表4-7 H013电参数

参数名称		符号		规范值	单位	测 试 条 件			
直 流 参 数	电源电流 $I_{CC}$			$\leq 15$	mA	$\bar{R}_D$ 悬空, $\bar{S}_D$ 接地			
						$\bar{R}_D$ 接地, $\bar{S}_D$ 悬空			
直 流 参 数	低电平输入电流 $I_{IL}$	$J$ $K$ $CP$ $\bar{R}_D$ $\bar{S}_D$	$\leq 1.6$	mA	非被测 $J, K, CP, \bar{S}_D$ 悬空, $\bar{R}_D$ 接地		$V_{CC} = 16.5 V$ , $J, K, CP$ 悬空, $Q, \bar{Q}$ 空载		
					非被测 $K, J, CP, \bar{R}_D$ 悬空, $\bar{S}_D$ 接地				
			$\leq 3.2$		$\bar{R}_D, J, K$ 悬空, $\bar{S}_D$ 接地				
					$\bar{S}_D, J, K$ 悬空, $\bar{R}_D$ 接地				
			$\leq 1.6$		$J, K, CP$ 悬空, $\bar{S}_D$ 接地				
					$J, K, CP$ 悬空, $\bar{R}_D$ 接地				

(续)

参数名称	符号	规范值	单位	测 试 条 件	
直 流 参 数	$I_{IH}$	$J$	$\leq 6$	非被测 $J$ 、 $K$ 、 $\bar{R}_D$ 、 $\bar{S}_D$ 、 $CP$ 接地	$V_{CC} = 16.5$
		$K$		非被测 $K$ 、 $J$ 、 $\bar{R}_D$ 、 $\bar{S}_D$ 、 $CP$ 接地	
		$CP$	$\leq 24$	$\bar{S}_D$ 悬空, $\bar{R}_D$ 、 $J$ 、 $K$ 接地	$V_I = 16.5$
		$\bar{R}_D$		$\bar{R}_D$ 悬空, $\bar{S}_D$ 、 $J$ 、 $K$ 接地	
		$\bar{S}_D$	$\leq 18$	$J$ 、 $K$ 、 $CP$ 悬空, $\bar{S}_D$ 接地	$V$ , $Q$ , $\bar{Q}$ 空载
				$J$ 、 $K$ 、 $CP$ 悬空, $\bar{R}_D$ 接地	
输出短路电流	$I_{OS①}$		$\leq 30$	mA	$V_{CC} = 16.5V$ ; $\bar{R}_D$ 、 $\bar{S}_D$ 接地; 其他输入端悬空, 被测输出端接地, 另一输出端悬空
输出高电平电压	$V_{OH}$	$Q$	$\leq 11.5$	V	$V_{CC} = 13.5V$ , $J$ 、 $K$ 、 $CP$ 悬空; $\bar{R}_D$ 接 $9V$ , $\bar{S}_D$ 接 $6.5V$ , $I_{OH} = 48\mu A$
		$\bar{Q}$			$V_{CC} = 13.5V$ , $J$ 、 $K$ 、 $CP$ 悬空; $\bar{R}_D$ 接 $6.5V$ , $\bar{S}_D$ 接 $9V$ , $I_{OH} = 48\mu A$
输出低电平电压	$V_{OL}$	$Q$	$\leq 1.5$	V	$\bar{S}_D$ 悬空, $J$ 、 $K$ 接 $9V$ ; $CP$ 、 $\bar{R}_D$ 接 $6.5V$
					$\bar{S}_D$ 、 $J$ 接 $9V$ ; $\bar{R}_D$ 、 $K$ 接 $6.5V$ ; $CP$ 接 $9V$
		$\bar{Q}$		V	$\bar{R}_D$ 悬空; $J$ 、 $K$ 接 $9V$ ; $CP$ 、 $\bar{S}_D$ 接 $6.5V$
					$\bar{R}_D$ 、 $K$ 接 $9V$ ; $\bar{S}_D$ 、 $J$ 接 $6.5V$ ; $CP$ 接 $9V$
交流 参 数	最高计数频率	$f_M$	$\geq 1$	MHz	$V_{CC} = 15V$ , $CP$ 输入信号: $V_m \geq 11V$ , $f = 1MHz$ , $t_r = 80 \sim 90ns$ , $t_f = 40 \sim 50ns$ , $t_W = 0.5\mu s$ , $J$ 、 $K$ 、 $\bar{R}_D$ 、 $\bar{S}_D$ 接 $11.5V$ , $I_{OL} = 12.8mA$ , $C_L = 21pF$ 、 $D$ 和 $D_Z$ 为 $3DK3B$ ( $BC$ 短接) 且 $D_Z$ 击穿电压为 $6 \sim 7.5V$ , 测试时使输出信号 $f = \frac{1}{2}f_m$ 时有平顶部分

① 为参考参数。

## 五、典型应用

上述各种  $J-K$  触发器主要用来组成各种计数电路、寄存器和移位寄存器。尽管已生产的中规模HTL电路系列中已有几种计数器和移位寄存器品种, 但是由于品种较少, 因此还不能完全取代各种  $J-K$  触发器。这里着重介绍一些同本书第五章中不相同的、利用  $J-K$  触发器组成的计数电路和移位寄存器电路。除此而外,  $J-K$  触发器还可以组成各

种环形计数器。

### 1. 非同步计数电路

$J-K$  触发器具有计数功能。一级  $J-K$  触发器在  $J=K=“1”$  的条件下, 可以作为一位二进制计数器使用。将一位二进制计数器的输出  $Q$  端和另一个  $J-K$  触发器的时钟输入端  $CP$  相接, 就组成了二位二进制非同步计数器。按此方法将  $N$  级  $J-K$  触发器连接起来, 则可组成  $N$  位二进制非同步计数器。




图 4-3 四位二进制非同步计数器




图 4-4 四位二进制非同步计数器的工作波形图

图 4-3 为四位二进制非同步计数器电路图。在计数工作时, 首先将各触发器清“0”, 使各位输出为“0”。 $A$  触发器的时钟脉冲输入端  $CP_A$  在计数脉冲的下降沿作用下, 输出  $Q_A$  状态将翻转为“1”, 此时  $Q_A$  状态的变化不会使  $B$  触发器的输出状态发生翻转。 $CP_A$  输入第二个计数脉冲时,  $Q_A$  由“1”变“0”, 导致  $B$  触发器的输出状态从“0”翻转为“1”。如在  $CP_A$  上不断输入计数脉冲, 在第四个计数脉冲时,  $Q_B$  才能由“1”变“0”, 并使  $Q_C$  由“0”变“1”。同理第八个计数脉冲将使  $Q_C$  由“1”变“0”, 并使  $Q_D$  从“0”变“1”; 而第十六个计数脉冲将使各位触发器输出由“1”变“0”, 完成一个计数周期。图 4-4 为四位二进制非同步计数器的工作波形图。

在非同步计数器中, 后一级触发器的翻转都是在前一级触发器翻转后才发生的, 由于各级触发器的传输延迟时间影响, 计数器级数越多, 进位信号传输时间就越长, 如图 4-5 所示。

综上所述, 非同步计数器具有如下特点:

(1) 计数信号只作用于计数电路的第一级触发器, 因此对输入计数脉冲来说, 负载很轻, 时钟脉冲波形不会发生畸变。

(2) 各级触发器存在相位差, 前一级状态的变化是下一级状态变化的条件, 因此各级触发器输出脉冲对输入信号有不同程度的延迟。如果计数器级数为  $N$ , 则最长的传输延迟时间为  $Nt_{pd}$ , 因此计数器的最高计数频率  $f_M$  为

$$f_M \leq \frac{1}{Nt_{pd}}$$

由此可见, 非同步计数器虽然具有结构简单的优点, 但是工作频率低是它的主要缺点。

(3) 如果从各级触发器输出直接译码, 就会出现由延迟时间造成的译码尖峰。




图 4-5 非同步计数器的延迟时间

由图 4-4 的波形图可以看出, 二进制计数器可以很容易转变成分频器。假定输入时钟脉冲频率为  $f$ , 则  $Q_A$  端输出脉冲的频率为  $\frac{1}{2}f$ ,  $Q_B$  端输出脉冲的频率为  $\frac{1}{4}f$ ,  $Q_C$  端输出脉冲的频率为  $\frac{1}{8}f$ ,  $Q_D$  端输出脉冲的频率为  $\frac{1}{16}f$ 。二进制计数器的这种分频性能, 在数控系统中具有极其广泛的用途。

以下介绍用  $J-K$  触发器组成模数为 16 以内的各种非同步计数电路。对于二进、四进、八进、十六进计数器, 可利用 1、2、3、4 级  $J-K$  触发器串接而成 (这里不再讨论)。

### (1) 非同步三进计数器

非同步三进计数器的逻辑图和波形图如图 4-6 所示。表 4-8 为非同步三进计数器的时序表。




图 4-6 非同步三进计数器的逻辑图和波形图

表 4-8 非同步三进计数器的时序表

	$t_n$		$t_{n+1}$	
	$Q_B$	$Q_A$	$Q_B$	$Q_A$
0	0	0	0	1
1	0	1	1	0
2	1	0	0	0

### (2) 非同步五进计数器

非同步五进计数器的逻辑图和波形图如图 4-7 所示。表 4-9 为非同步五进计数器的时序表。




图4-7 非同步五进计数器的逻辑图和波形图

表4-9 非同步五进计数器的时序表

CP	$t_n$			$t_{n+1}$		
	$Q_c$	$Q_b$	$Q_a$	$Q_c$	$Q_b$	$Q_a$
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	0	0	0

## (3) 非同步六进计数器

非同步六进计数器的逻辑图和波形图如图 4-8 所示。表4-10为非同步六进计数器的时序表。




图4-8 非同步六进计数器的逻辑图和波形图

表4-10 非同步六进计数器的时序表

	$t_n$			$t_{n+1}$		
$CP$	$Q_C$	$Q_B$	$Q_A$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	0	0	0

## (4) 非同步七进计数器

非同步七进计数器的逻辑图和波形图如图 4-9 所示。表4-11为非同步七进计数器的时序表。




图4-9 非同步七进计数器的逻辑图和波形图

表4-11 非同步七进计数器的时序表

	$t_n$			$t_{n+1}$		
$CP$	$Q_C$	$Q_B$	$Q_A$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	1	1	0
6	1	1	0	0	0	0

### (5) 非同步九进计数器

非同步九进计数器的逻辑图和波形图如图4-10所示。表4-12为非同步九进计数器的时序表。




图4-10 非同步九进计数器的逻辑图和波形图

表4-12 非同步九进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	1	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	0	0	0	0




图4-11 非同步十进计数器的逻辑图和波形图

## (6) 非同步十进计数器

非同步十进计数器的逻辑图和波形图如图4-11所示。表4-13为非同步十进计数器的时序表。

表4-13 非同步十进计数器的时序表

	$t_n$				$t_{n+1}$			
$CP$	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	0	0	0	0

## (7) 非同步十一进计数器

非同步十一进计数器的逻辑图和波形图如图4-12所示。表4-14为非同步十一进计数器的时序表。




图4-12 非同步十一进计数器的逻辑图和波形图

表4-14 非同步十一进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	0	0	0	0

## (8) 非同步十二进计数器

非同步十二进计数器的逻辑图和波形图如图 4-13 所示。表 4-15 为非同步十二进计数器的时序表。




图 4-13 非同步十二进计数器的逻辑图和波形图

表4-15 非同步十二进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	0	0	0	0

## (9) 非同步十三进计数器

非同步十三进计数器的逻辑图和波形图如图 4-14 所示。表 4-16 为非同步十三进计数器的时序表。




图 4-14 非同步十三进计数器的逻辑图和波形图

表 4-16 非同步十三进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	1	1	0	0
12	1	1	0	0	0	1	0	0




图 4-15 非同步十四进计数器的逻辑图和波形图

### (10) 非同步十四进计数器

非同步十四进计数器的逻辑图和波形图如图 4-15 所示。表 4-17 为非同步十四进计数器的时序表。

表4-17 非同步十四进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	1	1	0	0
12	1	1	0	0	1	1	0	1
13	1	1	0	1	0	0	0	0

### (11) 非同步十五进计数器

非同步十五进计数器的逻辑图和波形图如图 4-16 所示。表 4-18 为非同步十五进计数器的时序表。




图4-16 非同步十五进计数器的逻辑图和波形图

表4-18 非同步十五进计数器的时序表

CP	$t_n$				$t_{n+1}$			
	$Q_D$	$Q_C$	$Q_B$	$Q_A$	$Q_D$	$Q_C$	$Q_B$	$Q_A$
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	1	0	1	1
11	1	0	1	1	1	1	0	0
12	1	1	0	0	1	1	0	1
13	1	1	0	1	1	1	1	0
14	1	1	1	0	0	0	0	0

## 2. 同步计数电路

在同步计数电路中，各触发器都在同一个输入时钟脉冲作用下进行同步工作，即时钟脉冲是同时加在计数电路中的各级触发器上。进位方法采用快速方式，例如在四位二进制同步计数器中，当  $Q_A$  为 “1” 和第二个计数脉冲到来时，第一位计数器对第二位则有进位，使  $Q_B$  翻转一次。当  $Q_A=Q_B=“1”$  时，第四个计数时钟脉冲到来时，对第三位计数器产生进位，使  $Q_C$  翻转一次。当  $Q_A=Q_B=Q_C=“1”$ ，第八个计数脉冲到来时，对第四位产生进位，使  $Q_D$  翻转一次。当  $Q_A=Q_B=Q_C=Q_D=“1”$ ，第十六个计数脉冲到来时，则同时使  $Q_A$ 、 $Q_B$ 、 $Q_C$ 、 $Q_D$  翻转为 “0”。其波形图如图 4-17 所示。




图 4-17 四位二进制同  
步计数器的工作波形图




图 4-18 四位二进制同步计数器的逻辑图

图 4-18 是用四级  $J-K$  触发器和三个与门构成的四位二进制同步计数器的逻辑图。其中  $Q_A$  和  $B$  触发器的  $J_B$  及  $K_B$  相连。当  $Q_A=“0”$  时，使  $B$  触发器处于保持状态，即时钟脉冲到来时只能使  $A$  触发器的  $Q_A$  从 “0” 翻转为 “1”，而不能使  $B$  触发器发生翻转。只有

在  $Q_A = "1"$ ，时钟脉冲到来时， $B$  触发器的状态才会发生翻转。当  $Q_A = Q_B = "1"$  时，与门  $M_1$  输出为 “1”，使  $J_c$  及  $K_c$  为 “1”，下一个计数脉冲到来时， $C$  触发器就会发生翻转。若  $Q_A$  与  $Q_B$  不同时为 “1”，则与门  $M_1$  输出为 “0”， $C$  触发器处于保持状态。

同理，只有在  $Q_A = Q_B = Q_c = "1"$ ，与门  $M_2$  输出为 “1”，使  $D$  触发器的  $J_D$  和  $K_D$  为 “1”，下一个计数脉冲到来时， $D$  触发器的状态才能发生翻转。当各级触发器输出  $Q_A = Q_B = Q_c = Q_D = "1"$  时，与门  $M_3$  才能输出为 “1”。与门  $M_1$ 、 $M_2$  和  $M_3$  称为快速进位门。

同步计数器在使用时通常以四位为一组，在每组内进位方式是并行的，而组与组连接时则采用串行方式，即第一组的进位输出和第二组的  $J_A$  和  $K_A$  输入端相连。

综上所述，用  $J-K$  触发器组成的同步计数电路有如下特点：

① 各触发器的时钟脉冲输入是同步的，因此各位触发器同时发生翻转。只要各级触发器的  $t_{pd}$  相近，各级触发器的输出相位差很小，对各级触发器输出状态直接译码就不会产生译码尖峰干扰。

② 各触发器无需待逐位传递的进位信号到达就能翻转。例如在四位二进制计数器中，输出  $Q_A$ 、 $Q_B$ 、 $Q_c$ 、 $Q_D$  从 “1110” 状态向 “0001” 翻转，只需要一级触发器和一级与门的传输延迟时间，因此同步计数器的最高工作频率  $f_M$  比非同步计数器的高得多， $f_M$  可按下式估算出来：

$$f_M \leq \frac{1}{t_{pdC} + t_{pdM}}$$

式中  $t_{pdC}$ ——一级  $J-K$  触发器的平均传输延迟时间；

$t_{pdM}$ ——一级与门的平均传输延迟时间。

③ 由于输入计数脉冲同时加到各触发器，因此脉冲信号源的负载较重，若不采用强功率驱动脉冲源，信号脉冲波形就容易产生畸变。

下面介绍用  $J-K$  触发器组成模数为 16 以内的各种同步计数器。各种同步计数器的时序表和工作波形图都与非同步计数器的完全相同（不考虑各触发器的  $t_{pd}$ ），这里不再列出。

### (1) 同步三进计数器

图 4-19 为同步三进计数器的逻辑图。




图 4-19 同步三进计数器逻辑图




图 4-20 同步四进计数器逻辑图

### (2) 同步四进计数器

图 4-20 为同步四进计数器的逻辑图。

### (3) 同步五进计数器

图 4-21 为同步五进计数器的逻辑图。




图 4-21 同步五进计数器逻辑图




图 4-22 同步六进计数器逻辑图

## (4) 同步六进计数器

图 4-22 为同步六进计数器的逻辑图。

## (5) 同步七进计数器

图 4-23 为同步七进计数器的逻辑图。




图 4-23 同步七进计数器逻辑图

## (6) 同步八进计数器

图 4-24 为同步八进计数器的逻辑图。




图 4-24 同步八进计数器逻辑图

## (7) 同步九进计数器

图 4-25 为同步九进计数器的逻辑图。




图 4-25 同步九进计数器逻辑图

## (8) 同步十进计数器

图 4-26 为同步十进计数器的逻辑图。




图 4-26 同步十进计数器逻辑图

## (9) 同步十一进计数器

图 4-27 为同步十一进计数器的逻辑图。




图 4-27 同步十一进计数器逻辑图

## (10) 同步十二进计数器

图 4-28 为同步十二进计数器的逻辑图。




图 4-28 同步十二进计数器逻辑图

## (11) 同步十三进计数器

图 4-29 为同步十三进计数器的逻辑图。




图 4-29 同步十三进计数器逻辑图

## (12) 同步十四进计数器

图 4-30 为同步十四进计数器的逻辑图。




图 4-30 同步十四进计数器逻辑图

## (13) 同步十五进计数器

图 4-31 为同步十五进计数器的逻辑图。




图 4-31 同步十五进计数器逻辑图

## 3. 可逆计数电路

以上介绍的非同步和同步计数电路都是每输入一个计数脉冲，计数电路的输出数码就增加一，即对计数脉冲作加法，所以称为加数计数器。但是在控制系统中也需要另一种计数器，即每输入一个计数脉冲，计数电路的数码就减少一，称为减数计数器。在实用中，经常又需要既作加数，又能作减数的计数器，这就是可逆计数器。

下面分别介绍非同步和同步可逆计数器的工作原理。

## (1) 非同步二进制可逆计数器

非同步四位二进制可逆计数器的逻辑图如图 4-32 所示。进行加数计数时，加数控制端  $X = "1"$ ，而减数控制端  $\bar{X} = "0"$ ，计数脉冲加到第一级触发器的时钟输入端上。计数器工作时，首先清 “0”，之后输入第一个计数脉冲，触发器输出  $Q_A$  由 “0” 翻转为 “1”， $\bar{Q}_A$  则由 “1” 翻转为 “0”，但是由于  $\bar{X} = "0"$ ，所以  $B$  触发器状态不会发生翻转，因而  $C$  和  $D$  触发器的状态也不发生翻转。但输入第二个计数脉冲后， $Q_A$  由 “1” 变 “0” 引起  $Q_B$  由 “0” 变 “1”。由此可以看出，由于  $\bar{X} = "0"$ ，封锁住各触发器的输出  $\bar{Q}$ ，所以计数脉冲只能通过输出  $Q$  逐级传递，从而完成加法计数，其计数时序见表 4-19。




图 4-32 非同步四位二进制可逆计数器逻辑图

表4-19 非同步四位二进制可逆计数器时序表

CP	$t_n$				$t_{n+1}$ $X = "1"$				$t_{n+1}$ $X = "0"$			
	$Q_A$	$Q_B$	$Q_C$	$Q_D$	$Q_A$	$Q_B$	$Q_C$	$Q_D$	$Q_A$	$Q_B$	$Q_C$	$Q_D$
0	0	0	0	0	1	0	0	0	1	1	1	1
1	1	0	0	0	0	1	0	0	0	0	0	0
2	0	1	0	0	1	1	0	0	1	0	0	0
3	1	1	0	0	0	0	1	0	0	1	0	0
4	0	0	1	0	1	0	1	0	1	1	0	0
5	1	0	1	0	0	1	1	0	0	0	1	0
6	0	1	1	0	1	1	1	0	1	0	1	0
7	1	1	1	0	0	0	0	1	0	1	1	0
8	0	0	0	1	1	0	0	1	1	1	1	0
9	1	0	0	1	0	1	0	1	0	0	0	1
10	0	1	0	1	1	1	0	1	1	0	0	1
11	1	1	0	1	0	0	1	1	0	1	0	1
12	0	0	1	1	1	0	1	1	1	1	0	1
13	1	0	1	1	0	1	1	1	0	0	1	1
14	0	1	1	1	1	1	1	1	1	0	1	1
15	1	1	1	1	0	0	0	0	0	1	1	1

进行减数计数时， $X = "0"$ ， $\bar{X} = "1"$ 。这时虽然输入计数脉冲仍作用于第一级触发器的时钟输入端上，但是由于 $X = "0"$ 封锁住各触发器的 $Q$ 输出端，所以计数脉冲只能通过 $\bar{Q}$ 输出端传递，这相当于对触发器反码输出 $\bar{Q}$ 进行加数计数。这样从各触发器输出端 $Q$ 取出的数就是按减数进行计数，计数时序见表 4-19。

### (2) 同步型二进制可逆计数器

使各级触发器实现同步操作就可组成同步型可逆计数器，可以避免计数尖峰脉冲的产生和干扰，从而保证系统正确无误地工作。

图 4-33 为同步型四位二进制可逆计数器的逻辑图。这种计数器采用双相时钟脉冲输入，加数输入时钟脉冲或减数输入时钟脉冲分别从加数端或减数端送入。当进行加数计数时，计数脉冲从加数端送入。此时减数端应为“0”，从而封锁各触发器输出 $\bar{Q}$ （只有输出 $Q$ 才能控制或门）。




图 4-33 同步型四位二进制可逆计数器逻辑图

当作减数计数时，计数脉冲从减数端送入，此时加数端应为“0”，各触发器输出 $Q$ 被封锁，从而具有减数计数功能。为了便于多位连接，采用两个与门作为进位和借位输出。当 $Q_A=Q_B=Q_C=Q_D=“1”$ 时，进位输出 $Q_{CC}$ 有信号输出；当 $Q_A=Q_B=Q_C=Q_D=“0”$ 时，借位输出 $Q_{CB}$ 才有信号输出。

图4-34为产生 $Q_{CC}$ 和 $Q_{CB}$ 输出信号的波形图。作多位连接时， $Q_{CC}$ 与另一级计数器的加数端相连， $Q_{CB}$ 与减数端相连。

#### 4. 移位寄存器

移位寄存器是一种既能寄存数码又能使数码移位的电路，图4-35为用 $J-K$ 触发器组成的简单串行输入-并行输出的、能右移数码的移位寄存器。图中 $A$ 、 $B$ 为数据串行输入端； $Q_A$ 、 $Q_B$ 、 $Q_C$ 、 $Q_D$ 为数据并行输出端； $Q_D$ 和 $\bar{Q}_D$ 为数据串行输出端。

工作时， $A=B=“1”$ ， $M_1$ 输出为“0”， $M_2$ 输出为“1”，从而把“0”状态加在触发器 $A$ 的 $K_A$ 端上，把“1”状态加到触发器 $A$ 的 $J_A$ 端上。当 $CP$ 由“1”变“0”时，各触发器的时钟脉冲输入端在脉冲下降沿作用下，将使触发器 $A$ 的输出 $Q_A$ 为“1”。当时钟脉冲输入端 $CP$ 处于“1”状态时， $A$ 触发器的 $K_A$ 和 $J_A$ 端处于禁止状态， $K_A$ 和 $J_A$ 的状态对 $A$ 触发器不起作用。时钟脉冲输入端由“1”变“0”，即 $A$ 触发器的 $CP$ 端由“0”变“1”，此时触发器处于准备触发状态。如果输入端 $A$ 和 $B$ 继续保持高电平，第二个时钟脉冲将使 $B$ 触发器输出 $Q_B$ 翻转为“1”，此时 $A$ 触发器仍然保持 $Q_A=“1”$ 状态。




图4-34 同步可逆计数器中产生进位和借位波形图




图4-35 串入-串/并行输出右移移位寄存器逻辑图

如果在第三个时钟脉冲到来之前，让 $A$ 或 $B$ 输入端置“0”（或者两输入都置“0”），第三个时钟脉冲到来后，就使 $A$ 触发器输出 $Q_A$ 为“0”， $B$ 触发器输出 $Q_B$ 为“1”， $C$ 触发器输出 $Q_C$ 为“1”。如果再将 $A$ 与 $B$ 输入端置“1”，则第四个时钟脉冲将使 $A$ 、 $B$ 、 $C$ 、 $D$ 各触发器分别翻转为 $Q_A=“1”$ ， $Q_B=“0”$ ， $Q_C=“1”$ ， $Q_D=“1”$ 。第四个时钟脉冲结束后，输入移位寄存器的数据的第一位出现在 $D$ 触发器输出 $Q_D$ 上，至此原先存放在移位寄存器中的数据（例如0010）全部移出。图4-36为工作过程；图4-37为

脉冲波形图。

时钟 脉冲	四位串行 输入数码				移位				移出			
	$Q_A$	$Q_B$	$Q_C$	$Q_D$	$Q_A$	$Q_B$	$Q_C$	$Q_D$	$Q_A$	$Q_B$	$Q_C$	$Q_D$
0	0	1	1	0	0	0	1	0	φ	φ	φ	φ
1	φ	0	1	1	0	0	0	1	0	φ	φ	φ
2	φ	φ	0	1	1	0	0	0	1	0	φ	φ
3	φ	φ	φ	0	1	1	0	0	0	1	0	φ
4	φ	φ	φ	φ	0	1	1	0	0	0	1	0

↓      ↓      ↓      ↓  
四位并行输出数码

图 4-36 四位移位寄存器工作过程




图 4-37 四位移位寄存器脉冲波形图

## 5. 环形计数器

环形计数器又称为循环计数器，将移位寄存器的最后一级触发器输出  $Q_D$  反馈到第一级输入，则可以构成偶数环形计数器，如图 4-38 所示。这种计数器工作时必须先清“0”，计数序列有  $2N$  个状态 ( $N$  为所用触发器的级数)。不管触发器用几级，输出译码都很简单，只需要用 2 输入端与非门就能进行译码。




图 4-38 偶数环形计数器逻辑图和波形图

图 4-39 中使用了三级触发器，组成六进计数器，电路共有 12 个计数状态，其中  $000 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 011 \rightarrow 001$  为正常计数序列，还有 6 个禁止序列。如果此电路在计数前未进行清“0”，将会发生错误循环计数，而且不能恢复到正常计数状态。为此必须采用自动预置逻辑来校正计数序列。

图 4-39 为具有自动预置逻辑的六进环形计数器。由图 4-39 可看出， $K$  端不加倒相器，电路结构更为简化。假定开机时， $A$  触发器输出  $Q_A$  为“0”， $B$ 、 $C$  触发器输出

$Q_B = Q_C = "1"$ , 此时  $A$  触发器的  $K = "1"$ ,  $J = "0"$ , 当第一个时钟脉冲到来时,  $Q_A$  仍然为 “0”,  $B$  触发器执行置 “0” 操作, 因此  $Q_B$  为 “0”,  $C$  触发器输出  $Q_C$  仍然为 “1”。由于  $B$ 、 $C$  触发器输出反馈到  $A$  触发器的  $K$  端, 所以在第二个时钟脉冲到来时,




图 4-39 具有自动预置逻辑的六进环形计数器

$A$  触发器保持  $Q_A = "0"$ ,  $B$  触发器仍然执行置 “0” 操作, 使  $Q_B = "0"$ ,  $C$  触发器也执行置 “0” 操作, 使  $Q_C = "0"$ , 因而三个触发器都恢复到 “0” 状态。此后的计数状态为  $000 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 011 \rightarrow 001 \rightarrow 000$ 。按图 4-39 组成的多级偶数环形计数器也具有自动预置逻辑功能。




图 4-40 三进环形计数器

如果将偶数环形计数器输出提前一位反馈到第一级触发器, 就可以组成奇数环形计数器。图 4-40 为三进环形计数器。奇数环形计数器工作时, 首先对计数器清 “0”, 当输入第一个时钟脉冲时,  $A$  触发器由于  $J_A = \bar{Q}_B = "1"$  ( $K_A = "1"$ ), 因此  $A$  触发器翻转为 “1”, 而  $B$  触发器则执行置 “0” 操作, 仍然使  $Q_B = "0"$ 。第二个时钟脉冲到来时,  $A$  触发器状态再次发生翻转,  $Q_A$  从 “1” 变 “0”,  $B$  触发器执行置 “1” 操作, 因此  $Q_B$  从 “0” 变 “1”。第三个时钟脉冲到来时, 由于  $A$  触发器  $J_A = \bar{Q}_B = "0"$ , 所以  $Q_A$  仍然为 “0”,  $B$  触发器则由于  $J_B = Q_A = "0"$ ,  $K_B = \bar{Q}_A = "1"$ , 所以  $Q_B$  从 “1” 变 “0”。因此计数序列为  $00 \rightarrow 10 \rightarrow 01 \rightarrow 00$ 。

图 4-41 为七进环形计数器。计数状态为  $0000 \rightarrow 1000 \rightarrow 1100 \rightarrow 1110 \rightarrow 0111 \rightarrow 0011 \rightarrow 0001 \rightarrow 0000$ 。

13 以内奇数环形计数器可以自动回到正常计数序列 (不必附加自动预置逻辑电路)。




图4-41 七进环形计数器

#### 4.2 HTL单稳态多谐振荡器——CH2015, J240

单稳态多谐振荡器又称单稳态触发器，这种电路只具有一个稳定状态。在没有外加触发信号作用时，电路就处于这个稳定状态，当外加触发信号后，电路可以翻转到另一个对应状态，但此状态不能持久，只是一个暂稳态。经过一段时间后，电路就自动回复到原来稳定状态，直到第二个触发脉冲信号加入后，状态才又翻转到暂稳状态。

在第三章 3.1 节中曾讨论过几种用门电路组成的单稳态触发器，其主要缺点在于不是单片集成，给使用者带来不便。本文介绍的双-单稳态多谐振荡器具有集成度高(在一个管壳中封装有两个单稳态触发器)、使用简便和性能比较完善等优点。

国产双-单稳态多谐振荡器有两个品种：部标 J 240 和国标 CH2015。这两种电路的逻辑功能和外引线功能排列完全相同，但电参数规范有所不同。

#### 一、性 能 特 点

- 采用上升沿触发，输入触发脉冲最小宽度为 100ns，最大宽度不限。
- 具有内部定时电阻，其值约为 20kΩ。
- 利用内部定时电阻（或外接电阻）和外接定时电容可以获得一定的输出脉冲宽度。
- 可以组成脉冲延迟电路、脉冲整形电路。

## 二、线路图、逻辑图和外引线功能端排列 (图4-42)




图4-42 双-单稳态多谐振荡器的线路图、逻辑图和外引线功能端排列图

(a) 线路图 ( $\frac{1}{2}$ ) ; (b) 逻辑图; (c) 外引线功能端排列图。

## 三、工作原理

可以将图4-42(a)的线路分解成四个简化了的倒相门电路，如图4-43所示。简化门 $M_1$ 的结构与一般无源门相似，只是采用两个串接的正向二极管来代替输出电阻。简化门 $M_2$ 的输入级不用二极管，电路内部不用齐纳二极管，从而提高了电路的输入阻抗，只需要不大的输入电流（或者较低输入电压）就可以恢复门 $M_2$ 的导通，有利于单稳态触发器处于暂稳态。简化门 $M_3$ 和 $M_4$ 相当于两个不用输入级的门电路，其中 $M_3$




图4-43 简化门线路图

具有双向输出结构,  $M_3$  的射级跟随输出用于驱动输出门  $M_4$ ,  $M_4$  输出构成单稳态触发器的  $\bar{Q}$  输出端。同  $R_x$  端连接的  $20\text{k}\Omega$  电阻用来组成定时电路的放电回路。

利用简化门  $M_1$ 、 $M_2$ 、 $M_3$ 、 $M_4$  可组成如图 4-44 所示的单稳态多谐振荡器。在图 4-44 中, 由于  $M_1$  和  $M_3$  的输出端连接在一起, 形成“与”连接, 实际上就是一个 2 输入端或非门。这样一来, 就可以将图 4-44 进一步简化成单稳态触发器的逻辑图, 如图 4-45 所示, 此即 CH2015 和 J240 的  $(-\frac{1}{2})$  逻辑图。




图 4-44 由简化门组成的单  
稳态多谐振荡器的逻辑图




图 4-45 双-单稳态触发器 CH2015 和  
J240  $(-\frac{1}{2})$  的逻辑图

图 4-45 电路在工作时需要外接定时电容  $C_T$  和定时电阻  $R$  (也可用内部电阻  $R_T$ ), 加在电路输入端上的触发脉冲不论是宽脉冲或窄脉冲, 电路输出总是一个脉宽和幅度恒定的矩形脉冲。在没有输入触发脉冲时,  $M_2$  输入为高电平, 因此输出  $Q$  为“0”,  $M_1$  的输入端之一被输出  $Q$  控制, 因此  $M_1$  输出  $C_x$  为“1”。如果在输入端  $T$  加一正触发脉冲信号, 此时  $M_1$  输出由“1”跳变为“0”, 则在电源端  $V_{cc}$ 、电阻  $R_T$ 、电容  $C_T$  和  $M_1$  低电平输出端之间构成放电回路, 放电后开始使  $M_1$  输出为“1”, 并使  $M_1$  输出  $C_x$  为“0”。在放电过程中, 不论外加触发脉冲信号是否变化,  $M_1$  输出  $C_x$  点始终为 0。当放电结束后,  $B$  点从“0”变“1”, 使  $M_2$  输出  $Q$  为“0”。此时不论输入信号是否取消,  $M_1$  输出状态不能影响  $B$  点电平, 即电路回复到稳定状态。

#### 四、电参数 (表 4-20, 表 4-21)

表 4-20 CH2015 电参数

参数名称	符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$ $\mu\text{A}$	$V_{CC} = 15\text{V}$ , $T$ 端接 $V_I = 16.5\text{V}$ , 其余输入端悬空, 输出开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$ $\text{mA}$	$V_{CC} = 16.5\text{V}$ , $T$ 端接 $V_I = 1.5\text{V}$ , 其余输入端悬空, 输出开路

(续)

参数名称		符号		规范值	单位	测 试 条 件	
直 流 参 数	输出高电平电压	$V_{OH}$	$\begin{array}{c} Q \\ \hline \bar{Q} \end{array}$	$\geq 11.5$	V	$V_{CC} = 13.5 \text{ V}$ $I_{OH} = 0.5 \text{ mA}$	测 $Q$ 端时, $B$ 端接地, 其余输入端悬空; 测 $\bar{Q}$ 端时, $B$ 端 = 0.2mA, 其余输入端悬空
	输出高电平电压	$V_{OH}$	$C_x$	12.2~13	V	$V_{CC} = 13.5 \text{ V}$ $I_B = 0.2 \text{ mA}$	$T$ 端接 $V_{IL} = 6.5 \text{ V}$ , 其余悬空, $Q$ 及 $\bar{Q}$ 开路
	输出低电平电压	$V_{OL}$	$\begin{array}{c} Q \\ \hline \bar{Q} \end{array}$	$\leq 1.5$	V	$V_{CC} = 13.5 \text{ V}$ $I_{OL} = 14 \text{ mA}$	测 $Q$ 时, $I_B = 0.2 \text{ mA}$ , 其余输入端悬空; 测 $\bar{Q}$ 时, $B$ 端接地, $T$ 端接 $V_{IH} = 9 \text{ V}$ , 其余输入端悬空
	输出低电平电压	$V_{OL}$	$C_x$	$\begin{array}{c} \leq 2.1 \\ \hline \leq 3 \end{array}$	V	$V_{CC} = 13.5 \text{ V}$ $Q, \bar{Q}$ 开路	$B$ 端接地, $R_x$ 端接 $C_x$ 端, 其余输入端悬空; $B$ 端 $I_B = 0.2 \text{ mA}$ , $T$ 端接 $V_I = 9 \text{ V}$ , $R_x$ 接 $C_x$
	输出短路电流	$I_{OS}$	$\begin{array}{c} Q \\ \hline \bar{Q} \end{array}$	4~18	mA	$V_{CC} = 16.5 \text{ V}$	测 $Q$ 端时, $B$ 端接地, 其余输入端悬空; 测 $\bar{Q}$ 端时, $I_B = 0.2 \text{ mA}$ , 其余输入端悬空
	输出短路电流	$I_{OS}$	$C_x$	13~44	mA	$V_{CC} = 16.5 \text{ V}$ , $I_B = 0.2 \text{ mA}$ , $T$ 端接 $V_{IL} = 6.5 \text{ V}$ , $R_x$ 悬空, $Q$ 及 $\bar{Q}$ 开路	
	内部定时电阻	$R_T$		14~26	kΩ	$V_{CC} = 16.5 \text{ V}$ , $R_x$ 端接地, $R_T = \frac{V_{CC}}{I_{Rx}}$	
	高电平电源电流	$I_{CCH}$		$\leq 22$	mA	$V_{CC} = 16.5 \text{ V}$ , $B$ 端、 $T$ 端接地, $C_x, R_x$ 悬空, $Q$ 及 $\bar{Q}$ 端开路	
交流 参数	低电平电源电流	$I_{CCL}$		$\leq 24$	mA	$V_{CC} = 16.5 \text{ V}$ , $B$ 端接 $R_x$ , $T, C_x$ 悬空, $Q$ 及 $\bar{Q}$ 端开路	
	传输延迟时间	$t_{PIH}$		$\leq 300$	ms	$V_{CC} = 15 \text{ V}$ , $T$ 输入信号脉冲频率 $f = 500 \text{ kHz}$ , $V_m = 9 \text{ V}$ , 占空比为 50%, 经过 CH2008 整形, $B$ 端连接 $R_x$ 端, $R_x$ 与 $C_x$ 间并接 $C_1 = 75 \text{ pF}$ , $R_L = 1.5 \text{ k}\Omega$ , $C_L = 100 \text{ pF}$	
		$t_{PHL}$		$\leq 100$	ns		

表 4-21 J240 电参数

参数名称		符号		规范值	单位	测 试 条 件	
直 流 参 数	输入高电平电流	$I_{IH}$		$\leq 6$	μA	$V_{CC} = 15 \text{ V}$ , $T$ 端接 $V_I = 16.5 \text{ V}$ , 其余输入端悬空, 输出开路	
	输入低电平电流	$I_{IL}$		$\leq 1.5$	mA	$V_{CC} = 16.5 \text{ V}$ , $T$ 端接 $V_I = 1.5 \text{ V}$ , 其余输入端悬空, 输出开路	
	输出高电平电压	$V_{OH}$	$\begin{array}{c} Q \\ \hline \bar{Q} \end{array}$	$\geq 11.5$	V	$V_{CC} = 13.5 \text{ V}$ $I_{OH} = 0.2 \text{ mA}$	测 $Q$ 端时, $B$ 端接地, 其余输入端悬空; 测 $\bar{Q}$ 端时, $B$ 端接 $I_B = 0.2 \text{ mA}$ , 其余输入端悬空
	输出高电平电压	$V_{OH}$	$C_x$	$\geq 12.2$	V	$V_{CC} = 13.5 \text{ V}$ $I_B = 0.2 \text{ mA}$	$T$ 端接 $V_I = 6.5 \text{ V}$ , 其余端悬空, $Q$ 及 $\bar{Q}$ 开路
	输出低电平电压	$V_{OL}$	$\begin{array}{c} Q \\ \hline \bar{Q} \end{array}$	$\leq 1.5$	V	$V_{CC} = 13.5 \text{ V}$ $I_{OL} = 12 \text{ mA}$	测 $Q$ 端时, $I_B = 0.2 \text{ mA}$ , 其余输入端悬空; 测 $\bar{Q}$ 端时, $B$ 端接地, $T$ 端接 $V_I = 9 \text{ V}$
	输出低电平电压	$V_{OL}$	$C_x$	$\leq 3$	V	$V_{CC} = 13.5 \text{ V}$ $Q, \bar{Q}$ 开路	$B$ 端 $I_B = 0.2 \text{ mA}$ , $T$ 端接 $V_I = 9 \text{ V}$ , $R_x$ 端接 $C_x$ 端
	输出低电平电压	$V_{OL}$	$C_x$	$\leq 2.1$	V	$V_{CC} = 13.5 \text{ V}$ $Q, \bar{Q}$ 开路	$B$ 端接地, 其余输入端悬空, $R_x$ 端接 $C_x$ 端

(续)

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	内部定时电阻	$R_T$	14~26	kΩ	$V_{CC} = 16.5 \text{ V}$ , $R_x$ 端接地, $R_T = \frac{V_{CC}}{I_{RX}}$
	低电平电源电流	$I_{CCL}$	$\leq 24$	mA	$V_{CC} = 16.5 \text{ V}$ , $B$ 端接 $R_x$ , $T$ 、 $C_x$ 悬空, $Q$ 及 $\bar{Q}$ 开路
交流 参数	平均传输 延迟时间	$t_{pd}$	$\leq 300$	ns	$V_{CC} = 15 \text{ V}$ , 测试频率 $f = 100 \text{ kHz}$ , $V_m = 9 \text{ V}$ , 占空比为 50%, $B$ 端接 $R_x$ , $C_T = 75 \text{ pF}$ , $R_L = 1.5 \text{ k}\Omega$ , $C_L = 100 \text{ pF}$

## 五、电参数测试方法

由表 4-20 可知, 输入高电平电流  $I_{IH}$  和输入低电平电流  $I_{IL}$  等电参数的测试方法可以按照一般门电路的测试方法进行。其它电参数则要求在特定状态下进行测试。以下分别作简要说明。

### 1. 输出高电平电压 $V_{OH}$

对于输出高电平电压  $V_{OH}$  需要测量三部分数值:  $Q$  输出高电平电压;  $\bar{Q}$  输出高电平电压;  $C_x$  输出高电平电压。图 4-46 为输出高电平电压测试原理图。图 4-46(a) 为  $Q$  输出高电平电压测试原理图。测试时,  $B$  端接地, 在  $Q$  端测量输出高电平电压。图 4-46(b) 为  $\bar{Q}$  输出高电平电压测试原理图。测试时应对  $B$  端加  $I_B = 0.2 \text{ mA}$  电流, 这相当于  $B$  端为高电平, 因而  $Q$  为低电平,  $\bar{Q}$  则为高电平。图 4-46(c) 为  $C_x$  端输出高电平电压测试原理图, 此时, 触发输入端  $T$  接  $6.5 \text{ V}$ ,  $B$  端  $I_B = 0.2 \text{ mA}$  电流, 从而使  $C_x$  输出为高电平。




图 4-46  $V_{OH}$  测试原理图

(a)  $Q$  端输出高电平电压测试图; (b)  $\bar{Q}$  端输出高电平电压测试图; (c)  $C_x$  端输出高电平电压测试图。

### 2. 输出低电平电压 $V_{OL}$

输出低电平电压也包括三部分数值:  $Q$  输出低电平电压;  $\bar{Q}$  输出低电平电压;  $C_x$  端输出低电平电压。图 4-47 为  $V_{OL}$  测试方法原理图。图 4-47(a) 为  $Q$  和  $\bar{Q}$  输出低电平电压  $V_{OL}$  的测试方法原理图。测试时, 对  $B$  端加  $I_B = 0.2 \text{ mA}$  电流, 使  $Q$  输出为低电平。当  $B$  端接地时,  $\bar{Q}$  输出为低电平。图 4-47(b) 为  $C_x$  端输出低电平电压测试原理图, 测  $C_x$  端低电平值时, 输出负载包括  $R_x$  在内。 $C_x$  端输出状态由两个输入端决定, 当  $B$  端接地时,  $Q$  端输出为高电平,  $C_x$  端输出为低电平。如果  $B$  端输入电流  $I_B = 0.2 \text{ mA}$ ,  $Q$

输出为高电平，当  $T$  端输入电压  $V_T = 9\text{V}$  时，则  $C_x$  端输出也为低电平。




图 4-47  $V_{OL}$  测试方法原理图

(a)  $Q$ 、 $\bar{Q}$  端输出低电平电压测试图；(b)  $C_x$  端输出低电平电压测试图。

### 3. 内部定时电阻 $R_T$

测量  $R_T$  端对地短路电流  $I_{Rx}$ ，即可计算出  $R_T$ ：

$$R_T = \frac{V_{CC}}{I_{Rx}}$$

测试方法如图 4-48 所示。




图 4-48  $R_T$  测试方法

### 4. 传输延迟时间 $t_{PLH}$ 和 $t_{PHL}$

传输延迟时间系指触发脉冲信号输入后，使电路输出翻转为暂稳态所经过的时间，其测试方法如图 4-49 所示，其中触发输入脉冲信号源工作频率为  $f = 500\text{kHz}$ ，占空比




图 4-49 传输延迟时间测试方法

为 50%，脉冲幅度  $V_m = 9$  V，电路输出负载电阻  $R_L = 1.5\text{k}\Omega$ ，输出负载电容  $C_L = 100\text{pF}$ ，传输延迟时间  $t_{PLH}$  在 Q 端测量，传输延迟时间  $t_{PHL}$  在  $\bar{Q}$  端测量。

## 六、典型应用

### 1. 脉冲展宽

HTL 单稳态触发器主要用于脉冲展宽。如下所述，它有三种习惯用法。

#### (1) 利用电路内部集成的电阻 $R_T$

$R_T$  是集成电路内部电阻，利用它作为定时电阻可以方便地组成脉冲展宽电路，如图 4-50 所示。 $R_T$  是在集成电路制造过程中用扩散加工方法形成的半导体电阻，因而对不同的集成块  $R_T$  的数值是不一定相等的。 $R_T$  的设计值为  $20\text{k}\Omega$  左右。此外，由于扩散电阻的温度系数较大，所以这样组成的脉冲展宽电路温度特性较差。

#### (2) 利用内部电阻 $R_T$ 和外接电阻 $R_{XT}$ 串联

利用内部电阻  $R_T$  和外接电阻  $R_{XT}$  串联作为定时电阻  $R = R_T + R_{XT}$ ，由此组成长时间脉冲展宽电路，如图 4-51 所示。如果  $R_{XT}$  的阻值可调节，则能组成脉冲宽度可调的脉冲展宽电路。由于使用  $R_T$ ，这种电路的温度稳定性也较差。




图 4-50 利用内部电阻  $R_T$  组成脉冲展宽电路

图 4-51 利用内部电阻  $R_T$  和外接电阻  $R_{XT}$  组成的脉冲展宽电路

图 4-52 利用外接电阻  $R_{XT}$  组成的脉冲展宽电路

#### (3) 利用外接电阻 $R_{XT}$

只用外接电阻作为定时电阻组成的脉冲展宽电路如图 4-52 所示。当外接电阻  $R_{XT}$  取值较小时，可以作为窄脉冲发生电路，此时  $R_{XT}$  应选取比  $R_T$  小得多的数值。如果  $R_{XT}$  是高精度的，且其温度系数较小，则可组成高稳定度的脉宽精确的窄脉冲电路。

以上三种脉冲展宽电路由于展宽度取决于  $R_T$  与  $C_T$  的乘积，因此可以将窄脉冲输入信号转换成输出宽脉冲，也可以将输入宽脉冲转换成输出窄脉冲。图 4-53 为脉冲展宽电路的工作波形图，其中“1”电平输出脉冲宽度  $t_{PW \cdot 1 \cdot 1}$  由下式决定：

$$t_{PW \cdot 1 \cdot 1} = 0.7R_T C_T - 125 \times 10^{-9} (\text{s})$$

“0”电平输出脉冲宽度  $t_{PW \cdot 0 \cdot 1}$  由下式决定：

$$t_{PW \cdot 0 \cdot 1} = 0.7R_T C_T + 125 \times 10^{-9} + 0.024t_{PW \cdot 1 \cdot 1} (\text{s})$$

输入触发恢复时间  $t_{rr}$  系指  $Q$  和  $\bar{Q}$  触发输出恢复到稳定状态后能正常接受下一次触发输入所需的时间。如段时间过短，就不能获得正常的输出脉冲宽度。 $t_{rr}$  数值由下式决定：

$$t_{rr} = 3C_T \times 10^2 (\text{s})$$




图4-53 脉冲展宽电路的工作波形图

以上各式中,  $R_T$  单位为  $\Omega$ ;  $C_T$  单位为  $F$ ; 触发脉冲宽度为  $100\text{ns} \sim \infty$ 。

## 2. 脉冲整形

将尖脉冲信号加到输入端  $T$  上, 则可产生具有一定宽度和幅度的矩形脉冲, 而且矩形脉冲的宽度由定时元件  $R$  和  $C_T$  决定。改变  $R$  和  $C_T$  值, 就能调节输出脉冲宽度。图 4-54 为其线路图和波形图 (图中用外接电阻  $R_{XT}$  作  $R$ )




图4-54 脉冲整形电路及波形图

## 3. 脉冲延迟

图 4-55 为用双-单稳态触发器组成的脉冲延迟电路。其中第一级单稳态触发器的输出  $\bar{Q}_1$  和第二级单稳态触发器的输入  $T_2$  端连接, 使  $Q_2$  输出脉冲相对于  $\bar{Q}_1$  滞后了  $t_{w2}$  时间。如果要求延迟后的输出脉冲宽度与输入触发脉冲宽度相等, 可调节  $R_{XT2}$  和  $C_{T2}$  的数值, 使  $t_{w2}$  和  $t_{w0}$  相等。延迟时间用  $R_{XT1}$  和  $C_{T1}$  进行调节。




图4-55 脉冲延迟电路

## 4. 脉冲前沿整形电路

在工业控制系统中, 输入触发脉冲波形的前沿很差, 经常出现毛刺和抖动。例如光电转换电路的输出信号或手动开关信号都会导致脉冲前后沿处出现毛刺和抖动。在这种情况下必须使用脉冲前沿整形电路, 如图 4-56 所示。




图4-56 脉冲前沿整形电路

### 5. 高精度多谐振荡器

在3.1节中曾介绍过用门电路组成的双稳态多谐振荡器，但它们都有一个缺点，就是不能对输出脉冲的占空比进行任意调节。采用双-单稳态触发器组成的双稳态多谐振荡器，则能产生脉冲占空比很精确的输出信号脉冲，其线路图如图4-57所示。通常在调节占空比时，令 $C_{T1}=C_{T2}$ ，用不同的 $R_{xT1}$ 和 $R_{xT2}$ 就可得到所需数值的脉冲占空比。




图4-57 高精度多谐振荡器

### 4.3 HTL电平转换器接口电路——CH2016, CH2017, J003, J004

用HTL电路组成的控制系统常常要和TTL电路接口应用。由于这两类集成电路的工作电源电压不同，输出输入信号电平也各不相同，因此当他们配用时，必须使用电平转换器接口电路。电平转换器有HTL-TTL转换器和TTL-HTL转换器，国产的这类电路品种型号如下：

国标CH2016 五 HTL-TTL 电平转换器

国标CH2017 六 TTL-HTL 电平转换器

部标J003 六 TTL-HTL 电平转换器

部标 J004 五 HTL-TTL 电平转换器

国标和部标品种的逻辑功能、外引线功能端排列和封装形式完全相同，仅电参数规范值有一些差别。

## 一、特点

### 1. TTL-HTL电平转换器

■具有将TTL输出电平转换成HTL输入电平的功能。

■电路输出采用有源结构，输出阻抗低。

■ 电路输出能驱动 8~10 个 HTL 标准门负载。

■ 工作电源电压 (单组电源):  $V_{cc} = 15V \pm 10\%$ 。

## 2. HTL-TTL电平转换器

■ 具有将 HTL 输出电平转换成 TTL 输入电平的功能。

■ 电路输出为无源结构; 输出可以“线式”连接。

■ 电路输出能驱动 8~10 个标准 TTL 门负载。

■ 工作电源电压用两组:  $V_{cc1} = 15V \pm 10\%$ ;  $V_{cc2} = 5V \pm 10\%$ 。

## 二、线路图、逻辑图和外引线功能端排列

### 1. TTL-HTL电平转换器CH2017、J003 (图4-58)




图4-58 CH2017和J003的线路图、逻辑图和外引线功能端排列图

(a) 线路图 ( $\frac{1}{b}$ ) ; (b) 逻辑图; (c) 外引线功能端排列图。

电路工作时,如果来自 TTL 电路的输出低电平电压为 0.4V, 则二极管  $D_1$  导通。此时  $a$  点电位约为 1.1V, 因此晶体管  $T_1$  截止, 电平转换器输出高电平电压约为 14.3V, 它和一般 HTL 电路的输出高电平电压完全相同。当 TTL 输出高电平电压为 2.4V 时, 由于  $a$  点电位约为 2.1V, 使  $D_1$  处于截止状态, 此时晶体管  $T_1$  的基极电流  $I_{B1}$  为

$$I_{B1} \approx \frac{15V - 2.1V}{15k\Omega} - \frac{0.7V}{5k\Omega} = 0.72mA$$

当电平转换器输出满载时,  $T_1$  集电极电流约为 15mA, 若  $T_1$  电流放大系数  $h_{FE}$  大于 30, 则可保证  $T_1$  管不脱离饱和区, 使输出低电平电压小于 1.5V。

## 2. HTL-TTL电平转换器CH2016、J004 (图4-59)




图4-59 CH2016和J004的线路图、逻辑图和外引线功能端排列图

(a) 线路图  $\left(\frac{1}{5}\right)$ ; (b) 逻辑图; (c) 外引线功能端排列图。

由图4-59(a)可见,该电路和一般无源输出倒相门极为相似。如果将它的 $V_{cc1}$ 和 $V_{cc2}$ 连接在一起,就成为一个无源输出结构反相器。

## 三、电参数 (表4-22~表4-25)

表4-22 CH2016电参数

参数名称		符号	规范值	单位	测试条件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC1} = 15V$ , 被测输入接 $V_I = 16.5V$ , 输出开路
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC1} = 16.5V$ , 被测输入接 $V_I = 1.5V$ , 输出开路
	输出高电平电压	$V_{OH}$	$\geq 3$	$V$	$V_{CC1} = 16.5V$ , 输入接 $V_{IL} = 6.5V$ , $I_{OH} = 0.4mA$
	输出高电平电压	$V_{OHN}$	$\geq 3$	$V$	$V_{CC1} = 16.5V$ , 输入端悬空, 被测扩展端接 $V_{IH} = 7.0V$ , $I_{OH} = 0.4mA$
	输出低电平电压	$V_{OL}$	$\leq 0.4$	$V$	$V_{CC1} = 13.5V$ , 输入端接 $V_{IH} = 9V$ , $I_{OL} = 16mA$
	输出短路电流	$I_{OS}$	$2 \sim 3.8$	$mA$	$V_{CC1} = 16.5V$ , 输入端接 $V_{IL} = 6.5V$ , 输出端接地
	高电平电源电流	$I_{CCH}$	$\leq 7.5$	$mA$	$V_{CC1} = 16.5V$ , 输入端接地, 输出端开路
	低电平电源电流	$I_{CCL1}$	$\leq 18$	$mA$	$V_{CC1} = 15V$ , 输入端悬空, 输出端开路
	低电平电源电流	$I_{CCL2}$	$\leq 17.5$	$mA$	$V_{CC1} = 15V$ , 输入端悬空, 输出端开路
交流 参数	传输延迟时间	$t_{PLH}$	$\leq 180$	$ns$	$V_{CC1} = 15V$ , $V_{CC2} = 5V$ , 输入脉冲信号源 $f = 1MHz$ , 占空比为 50%, 经CH2010整形, $R_L = 400\Omega$ , $C_L = 100pF$
		$t_{PHL}$	$\leq 100$	$ns$	

表4-23 CH2017电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端接 $V_I = 5.5 V$ , 输出开路
	输入低电平电流	$I_{IL}$	$\leq 1.5$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接 $V_I = 0.4 V$ , 输出开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , 输入端接 $V_{IL} = 0.8 V$ , $I_{OH} = 0.5 mA$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 输入端接 $V_{IH} = 2.0 V$ , $I_{OL} = 14 mA$
	输出短路电流	$I_{OS}$	$4 \sim 18$	$mA$	$V_{CC} = 16.5 V$ , 输入端接 $V_{IL} = 0.8 V$ , 输出接地
	高电平电源电流	$I_{CCH}$	$\leq 9$	$mA$	$V_{CC} = 16.5 V$ , 输入端接地, 输出开路
	低电平电源电流	$I_{CCL}$	$\leq 17.5$	$mA$	$V_{CC} = 16.5 V$ , 输入端悬空, 输出开路
交流 参数	传输延迟时间		$t_{PLH}$	$\leq 200$	ns $V_{CC} = 15 V$ , 输入信号脉冲频率 $f = 1 MHz$ , $V_m = 3 V$ , 占空比为 50%, 经标准TTL与非门整形, $R_L = 1.5 k\Omega$ , $C_L = 100 pF$
			$t_{PHL}$	$\leq 100$	ns

表4-24 J003电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端接 $V_I = 5.5 V$ , 输出开路
	输入低电平电流	$I_{IL}$	$\leq 1.6$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接地, 输出开路
	输出高电平电压	$V_{OH}$	$\geq 13$	$V$	$V_{CC} = 13.5 V$ , 被测输入端接 $V_{IL} = 0.8 V$ , $I_{OH} = 48 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , 被测输入端接 $V_{IH} = 2.0 V$ , $I_{OL} = 12.8 mA$
	输出短路电流	$I_{OS}$	$\leq 30$	$mA$	$V_{CC} = 16.5 V$ , 输入端接地, 输出端接地
	低电平电源电流	$I_{CCL}$	$\leq 18$	$mA$	$V_{CC} = 16.5 V$ , 输入端悬空, 输出端开路
	平均传输 延迟时间	$t_{pd}$	$\leq 170$	ns	$V_{CC} = 15 V$ , 输入脉冲信号源 $f = 100 kHz$ , $V_m = 3 V$ , 占空比为 50%, $R_L = 1.5 k\Omega$ , $C_L = 21 pF$

表4-25 J004电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC1} = 15 V$ , 被测输入接 $V_I = 16.5 V$ , 输出开路
	输入低电平电流	$I_{IL}$	$\leq 1.6$	$mA$	$V_{CC1} = 16.5 V$ , 被测输入接地, 输出开路
	输出高电平电压	$V_{OH}$	$\geq 3$	$V$	$V_{CC1} = 13.5 V$ , 输入端接 $V_{IL} = 6.5 V$ , $I_{OH} = 400 \mu A$
	输出高电平电压	$V_{OHx}$	$\geq 3$	$V$	$V_{CC1} = 13.5 V$ , $V_{CC2} = 4.5 V$ , 输入端悬空, 被测扩展端接 $V_{IH} = 7.2 V$ , $I_{OH} = 48 \mu A$
	输出低电平电压	$V_{OL}$	$\leq 0.5$	$V$	$V_{CC1} = 13.5 V$ , $V_{CC2} = 4.5 V$ , 输入端接 $V_{IH} = 9 V$ , $I_{OL} = 12.8 mA$
	输出短路电流	$I_{OS}$	$\leq 3.8$	$mA$	$V_{CC1} = 16.5 V$ , $V_{CC2} = 5.5 V$ , 输入端接 $V_{IL} = 6.5 V$ , 输出端接地
	低电平电源电流	$I_{CCL}$	$\leq 17.5$	$mA$	$V_{CC1} = 15 V$ , 输入端悬空, 输出端开路
交流 参数	平均传输延迟时间	$t_{pd}$	$\leq 140$	ns	$V_{CC1} = 15 V$ , $V_{CC2} = 5 V$ , 输入脉冲信号源 $f = 1.0 kHz$ , $V_m = 3 V$ , 占空比 50%, $R_L = 1.5 k\Omega$ , $C_L = 21 pF$

#### 四、典型应用

HTL逻辑系统和TTL逻辑系统接口时, 最简单而有效的办法就是利用电平转换器, 如图4-60所示。




图4-60 HTL逻辑系统和TTL逻辑系统接口

## 第五章 HTL中规模集成电路

HTL 中规模电路一般是指在一块半导体芯片上制作相当于10~100个门电路这样规模的集成电路。国产HTL中规模电路分为部标系列和国标系列，如表 5-1 所示。

表5-1 国产HTL中规模电路品种

品 种 名 称	部标型号	国标型号
二-五-十进制非同步计数器	H150	CH150
二-十进制同步加/减计数器（双时钟）	H153	CH2020
4位二进制同步加/减计数器（双时钟）		CH2021
4线-10线译码器（集电极开路输出）	H270	
4线-10线译码器/驱动器（集电极开路输出）		CH2018
4线-10线译码器		CH2019
4位移位寄存器	H390	CH2022
四异或门		CH0683

HTL 中规模电路具有较大电源电流，为保证电路工作稳定可靠，必须采用塑料或陶瓷双列直插式外壳封装。

### 5.1 二-五-十进制非同步计数器——H150, CH150

#### 一、特 点

- 由 4 个主从式触发器及附加门组成一个 2 分频计数器和一个 5 分频计数器。
- 时钟输入采用下降沿触发方式。
- 具有正脉冲复位输入端。
- 可以接成8421码十进制计数器。
- 可以接成5421码十进制计数器。并能获得对称的10分频计数脉冲输出。

#### 二、逻辑图、外引线功能端排列（图5-1）

由图 5-1(a) 和 (c) 可以看出，H150 的二进制计数电路的时钟输入采用 2 输入与门结构，如果将它作为一个时钟输入端处理，就同 CH150 完全一样。




图 5-1 二-五-十进制非同步计数器的逻辑图和外引线功能端排列图

(a) H150 逻辑图; (b) H150 外引线功能端排列图; (c) CH150 逻辑图;  
(d) CH150 外引线功能端排列图。

### 三、工作原理

图 5-1 中各单元电路的工作原理如下所述。

各单元计数器通常采用简化主从式  $J-K$  触发器和简化与非门组成。图 5-2 是组成计数器附加门的三种简化门线路。图 5-3 为单元触发器线路图。

在图 5-2 中, (a) 是复 0 输入端与非门; (b) 是计数器内部之间的控制门, 用与门来实现; (c) 是末级计数器的时钟输入控制门, 用或门来实现。这些简化门电路和一般的小规模 TTL 门电路的差别是在输入端作了简化, 在电路内部门负载较轻因而少用了一个晶体管, 但其工作原理是一样的, 电路的逻辑功能与抗干扰能力不受任何影响, 因而电路仍然保持有 TTL 的高抗干扰特点。

图 5-3 所示的简化主从式触发器中, 图下面部分是由两个多发射极晶体管集-基耦合的主触发器, 上面部分是两个简化与非门组成的从触发器, 主触发器  $T_s$ 、 $T'_s$  的集电




图5-2 三种简化门线路  
(a) 与非门; (b) 与门; (c) 或门。




图5-3 单元触发器线路图

极控制从触发器的两个输入端，加上两根反馈线一起组成一个主从式触发器，工作过程简述如下：

(1)  $\overline{CP} = 1$  状态

设初始状态为“0”，即  $Q_0 = "0"$ ,  $\overline{Q}_0 = "1"$ ，因而  $A$  点,  $A'$  点电压  $V_A$  和  $V'_A$  为

$$V_A = V_{CE1} + V_{DW1} + V_{EBZ} \approx 0.3 + 7 + 0.7 = 8V$$

$$V'_A \approx V_{CC} = 15(V)$$

由于  $\overline{CP} = "1"$ ，使  $T_5$ 、 $T'_5$  均截止， $D_5$ 、 $D'_5$  的输入均为“1”，故不影响从触发器原来状态。

在主触发器中，由于  $V'_A = 15V$ ,  $T'_5$  截止而导致  $T'_4$  截止，使  $V'_{C4} = V_{B4} > V_{E1}$ ，而使  $T_4$  导通。

(2)  $\overline{CP}$ 由“1”翻转为“0”

由于 $T_4$ 原处于导通状态，当 $\overline{CP}$ 翻转为“0”(约为0.3V)时， $T_4$ 发射极电流从 $E_1$ 改由 $E_2$ 流出，从而使 $T_5$ 导通饱和，通过 $D_3$ 输入端使 $Q_0$ 由“0”翻转为“1”。由于原先 $T'_4$ 处于截止， $T'_5$ 也截止，这样 $D'_3$ 的输入和 $D'_1$ 的输入均为“1”而使 $\overline{Q}_0$ 翻转为“0”，于是完成了触发器由“0”翻转为“1”的任务。

(3)  $\overline{CP}$ 由“0”翻转为“1”

$\overline{CP} = 1$ ， $T_5$ 、 $T'_5$ 截止和(1)情况一样，不影响从触发器状态，但此时的主触发器由于 $Q_0 = “1”$ 使 $V_A \approx V_{cc} = 15V$ ，因而 $T_5$ 又截止，导致 $T_4$ 截止， $T_4$ 的截止使 $V'_{B4} > V'_{E1}$ (因为此时 $V'_A$ 已下降到8V)，使 $T'_4$ 导通。所以现在 $\overline{CP} = “1”$ 时的主触发器状态和开始 $\overline{CP} = “1”$ 的状态正好相反，这就为下一次的 $\overline{CP} = “0”$ 使从触发器再翻转准备好了条件。

综上所述，当输入CP脉冲时，CP的上升沿使主触发器翻转，而从触发器状态不变。CP的下降沿使从触发器翻转而主触发器状态保持不变。主触发器的翻转为从触发器作新的翻转准备好条件，所以说CP的前沿是准备，而后沿使触发器翻转工作，这样一种工作方式就称为下降沿触发，其时钟脉冲输入端用 $\overline{CP}$ 来表示。

二极管 $D'_2$ 、 $D'_6$ 为触发器清“0”输入端，当 $R_{0A} \cdot R_{0B}$ 为“1”时，输出“0”信号通过触发器的 $D'_2$ 、 $D'_6$ 强迫从触发器输出状态为 $\overline{Q}_0 = “1”$ ，并强使 $T_4$ 、 $T_5$ 截止，使 $Q_0 = “0”$ (此时无论 $\overline{CP}$ 是“1”还是“0”，结果都一样)，从而实现异步直接清“0”。

在图5-1中，2分频计数器的工作原理与单元触发器的工作原理相同。

图5-1(a)右边部分是一个5分频计数器， $CP_B$ 为时钟输入端，采用下降沿触发。当计数器清“0”后，由于 $Q_3 = “0”$ ， $\overline{Q}_3 = “1”$ ，门 $M_4$ 被封， $M_3$ 被打开，加到 $CP_B$ 上的时钟脉冲能通过门 $M_3$ 输入到计数器中，开始时按二进制计数工作，当计数进行到100状态时， $Q_3$ 状态发生翻转，使 $Q_3 = “1”$ ， $\overline{Q}_3 = “0”$ ，把 $M_3$ 封锁， $M_4$ 打开。当第五个计数脉冲加到 $CP_B$ 上时， $Q_1$ 和 $Q_2$ 状态不发生变化(保持“0”状态)，计数脉冲通过 $M_4$ 、 $M_5$ 使 $Q_3 = “0”$ ，这样计数器又恢复成000状态，完成了一个五进制计数周期。

在H150中， $CP_{A1}$ 、 $CP_{A2}$ 是两个功能相等的时钟端，若仅把它作为计数脉冲输入端使用时，两者任选其一(使另一端接高电平)或将其短接在一起使用即可。但是当需要对时钟脉冲进行某种控制时，例如要求计数器作定时计数或接其它指令控制计数，则可把一个 $CP_A$ 作为计数脉冲输入端，另一个 $CP_A$ 作时基或其它控制指令的输入端。

在图5-1中， $R_{0A}$ 、 $R_{0B}$ 是复“0”输入端，其功能表如表5-2所示。

表5-2  $R_{0A}$ 、 $R_{0B}$ 功能表

输入		输出			
$R_{0A}$	$R_{0B}$	$Q_0$	$Q_1$	$Q_2$	$Q_3$
H	H	L	L	L	L
x	L	计	数		
L	x	计	数		




图5-4 8421码十进制计数器

显然，若仅把  $R_0$  作为复“0”端用，则只要把  $R_{0A}$ 、 $R_{0B}$  连接在一起使用，平时接“0”，需要复“0”时，接“1”即可。若把其中之一接“1”，另一复“0”输入端则可作为控制端使用。当控制端为“0”时，计数器进行计数操作，当其为“1”时，使计数器复“0”。这种操作方式在实际使用中也经常碰到。

二-五-十进制非同步计数器通常接成 8421 码十进制计数器使用，此时需将  $Q_0$  与  $CP_B$  相接，计数脉冲由  $CP_A$  进入即可，如图 5-4 所示。

表 5-3 为 8421 码十进制计数器的计数功能表

表 5-3 8421 码计数功能表①

计数	输出			
	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

① 连接  $Q_0$  和  $CP_B$ 。

也可以将  $Q_3$  和  $CP_A$  相接，计数脉冲由  $CP_B$  进入，则组成为 5421 码十进计数器，如图 5-5 所示。由于输入的计数脉冲先经过 5 分频计数器，所以在输入第 6 个计数脉冲之前， $Q_0$  输出一直为低电平，当输入第 6 个计数脉冲之后， $Q_0$  输出从“0”变“1”，并且“1”电平状态一直保持到第 10 个计数脉冲结束。因此在  $Q_0$  输出端上可以获得对称的十分频计数脉冲。




图 5-5 5421 码十进制计数器

表 5-4 为 5421 码十进制计数器的计数功能表。

表5-4 5 4 2 1 码计数功能表①

计数	输出			
	$Q_0$	$Q_3$	$Q_2$	$Q_1$
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	1	0	0	0
6	1	0	0	1
7	1	0	1	0
8	1	0	1	1
9	1	1	0	0

① 连接  $Q_3$  和  $CP_A$ 。

#### 四、电参数（表5-5，表5-6）

表5-5 H150电参数

参数名称	符号	规范值	单位	测试条件
直 流 参 数	$I_{IH}$	$CP_B$	$\leq 12$	$\mu A$
		$CP_A$		
	$I_{IL}$	$R_{0A}$	$\leq 6$	$\mu A$
		$R_{0B}$		
交 流 参 数	$I_{OL}$	$CP_B$	$\leq 2.2$	$mA$
		$CP_A$		
	$V_{OH}$	$R_{0A}$	$\leq 1.5$	$mA$
		$R_{0B}$		
	$V_{OH}$			$V_{CC} = 13.5 V, V_{IH} = 8.5 V, V_{IL} = 6 V,$ $I_{OH} = 50 \mu A$
	$V_{OL}$			$V_{CC} = 13.5 V, V_{IH} = 8.5 V, V_{IL} = 6 V,$ $I_{OL} = 12 mA$
	$I_{CC}$	$\leq 35$	$mA$	$V_{CC} = 16.5 V$ , 输入端、输出端全部开路
交流参数	最高工作频率	$f_M$	$\geq 1$	$MHz$
				$V_{CC} = 15 V, R_L = 1.5 k\Omega, C_L = 100 pF$

表5-6 CH150电参数

参数名称	符 号	规 范 值	单 位	测 试 条 件
直 流 参 数	输入高电平电流 $I_{IH}$	$CP_B$	$\leq 12$	$\mu A$
		$CP_A$		
		$R_{0A}$	$\leq 6$	$\mu A$
	输入低电平电流 $I_{IL}$	$R_{0B}$		
		$CP_B$	$\leq 2.2$	$mA$
		$CP_A$		
	输出高电平电压 $V_{OH}$	$R_{0A}$	$\leq 1.4$	$mA$
		$R_{0B}$		
	输出低电平电压 $V_{OL}$			$V_{CC} = 13.5V, V_{IH} = 8.5V, V_{IL} = 6V, I_{OH} = 0.5mA$
	输出短路电流 $I_{OS}$			$V_{CC} = 13.5V, V_{IH} = 8.5V, V_{IL} = 6V, I_{OL} = 14mA$
	电源电流 $I_{CC}$			$V_{CC} = 16.5V, \text{被测输出接地}$
交流 参数	最高工作频率 $f_M$			$V_{CC} = 16.5V, \text{输入端, 输出端全部开路}$
				$V_{CC} = 15V, R_L = 1.5k\Omega, C_L = 100pF$

## 五、电参数测试方法

二-五-十进制非同步计数器的电参数测试按图 5-6 所示进行, 图中测试条件按电参数规范表中的规定值施加。




图5-6 电参数测试方法原理图

注1: 各输入端分别测试。

注2: 将  $Q_0$  和  $CP_B$  相连接, 计数脉冲由  $CP_A$  输入。

注3: 各输出端分别测试。

注4: 测  $I_{CC}$  时要求电路处于 0111 状态。

测试 $V_{OH}$ 时，需要注意电压表的内阻，因为被测电路输出端为高电平时，所允许的负载电流 $I_{OH}$ 仅为 $50\mu A$ ，若电压表内阻不够大，则其分流会明显影响 $V_{OH}$ 测试值的准确性。

$f_u$ 是指输入计数脉冲的最高重复频率，在此重复频率下，计数器应能正常工作，输出端上有正确的矩形脉冲波输出。如果在某频率下输出波形混乱或出现三角形脉冲波，则均被认为不合格。用示波器观察波形时要注意示波器的输入电容和接线分布电容，因为它叠加在负载电容上会影响测试准确性。

复“0”功能要在测试中进行检查，使电路处于0111和1000两种状态下分别用 $R_{0A}$ 、 $R_{0B}$ 进行。

二-五-十进制非同步计数器的输出高电平电压 $V_{OH}$ 及输出低电平电压 $V_{OL}$ 应按功能表进行全面测试，如果只在某种特定状态下测试，那么还必须再加十进制计数功能测试。图5-7为8421码十进制计数脉冲波形图，只有满足图5-7要求的电路才能作为功能合格的产品。




图5-7 8421码十进制计数脉冲波形图

## 六、典型应用

### 1. N分频器

二-五-十进制非同步计数器可方便地构成模数为10以内的各种N分频器，其构成方法如下：

#### (1) 2分频器

计数脉冲自 $CP_A$ 输入，分频由 $Q_0$ 输出。

#### (2) 3分频器

将 $Q_0$ 和 $CP_B$ 相接， $Q_0$ 、 $Q_1$ 分别同 $R_{0A}$ 、 $R_{0B}$ 连接，计数脉冲自 $CP_A$ 输入，分频由 $Q_1$ 输出。

#### (3) 4分频器

将 $Q_0$ 和 $CP_B$ 相接， $Q_1$ 接 $R_{0A}$ 和 $R_{0B}$ ，计数脉冲自 $CP_A$ 输入，分频由 $Q_1$ 输出。

#### (4) 5分频器

计数脉冲自 $CP_B$ 输入，分频由 $Q_3$ 输出。

#### (5) 6分频器

将 $Q_0$ 和 $CP_B$ 连接， $Q_2$ 、 $Q_1$ 分别连接 $R_{0A}$ 、 $R_{0B}$ ，计数脉冲自 $CP_A$ 输入，分频由 $Q_2$ 输出。

## (6) 7分频器

将  $Q_3$  和  $CP_A$  连接,  $Q_0$ 、 $Q_2$  分别接  $R_{0A}$ 、 $R_{0B}$ , 计数脉冲自  $CP_B$  输入, 分频由  $Q_0$  输出。

## (7) 8分频器

将  $Q_0$  和  $CP_B$  连接,  $Q_3$  接  $R_{0A}$  和  $R_{0B}$ , 计数脉冲自  $CP_A$  输入, 分频由  $Q_2$  输出。

## (8) 9分频器


将  $Q_0$  和  $CP_B$  相接,  $Q_0$ 、 $Q_3$  分别接  $R_{0A}$ 、 $R_{0B}$ , 计数脉冲自  $CP_A$  输入, 分频由  $Q_3$  输出。

## (9) 10分频器

按 8421 码十进制计数器连接方法, 计数脉冲自  $CP_A$  输入, 分频由  $Q_3$  输出; 按 5421 码十进制计数器连接方法, 计数脉冲自  $CP_B$  输入, 分频由  $Q_0$  输出。

## 2. 组成多位二-十进制计数器

一块 H150(或 CH150) 是一位二-十进制计数单元, 将  $N$  块 H150 级联起来, 就组成  $N$  位二-十进制计数器, 如图 5-8 所示。



(a)




图 5-8 多位二-十进制计数器

(a) 8421 码连接法; (b) 5421 码连接法。

显然, 这样的工作方式中, 由于计数脉冲是逐位传递和串行工作的, 所以其位数越多, 可能的工作频率也就越低。

## 5.2 二-十进制同步加/减计数器——CH2020, H153

二-十进制同步加/减计数器有部标和国标两种型号产品, 他们的逻辑原理、性能和使用方法等都是一样的, 其差别在于电参数规范不一样, 外引线功能端排列也不相同, 选用时需加注意。




图5-9 CH2020和H153的逻辑图和外引线功能端排列图。  
(a) 逻辑图; (b) 外引线功能端排列图。

## 一、特 点

- 具有同步加法和减法计数功能。
- 分别设有加法和减法时钟输入端、进位和借位输出端。
- 有置数控制输入端，能对每个触发器并行地预置数码。
- 计数器输出为 8421 编码。

## 二、逻辑图、外引线功能端排列

见图 5-9。

## 三、工 作 原 理

由图 5-9(a) 可看出，它由三部分组成：由四级触发器及其控制门组成的加/减计数器；进位、借位输出电路；并行数据输入、控制输入和复“0”电路。逻辑图中的各个触发器、门电路原则上可采用与 H150(或 CH150) 相同的线路，这里不再赘述。

CH2020 和 H153 既可以做加法计数器，又可以做减法计数器， $CP_U$ ， $CP_D$  分别是实现加法和减法功能的两个时钟输入端，均采用上升沿触发方式。不使用的时钟输入端必须置于高电平，即作加法计数时，时钟脉冲由  $CP_U$  输入，此时  $CP_D$  必须为“1”。反之，作减法计数时，时钟脉冲由  $CP_D$  输入，此时  $CP_U = 1$ 。计数器输出  $Q_3$ ， $Q_2$ ， $Q_1$ ， $Q_0$  的数据按 8421 编码。加法计数功能见表 5-7，减法计数功能表见表 5-8。

表5-7 加法计数功能表

$CP_U$	$CP_D$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	1	0	0	0	0
1	1	0	0	0	1
2	1	0	0	1	0
3	1	0	0	1	1
4	1	0	1	0	0
5	1	0	1	0	1
6	1	0	1	1	0
7	1	0	1	1	1
8	1	1	0	0	0
9	1	1	0	0	1

表5-8 减法计数功能表

$CP_D$	$CP_U$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	1	0	0	0	0
1	1	1	0	0	1
2	1	1	0	0	0
3	1	0	1	1	1
4	1	0	1	1	0
5	1	0	1	0	1
6	1	0	1	0	0
7	1	0	0	1	1
8	1	0	0	1	0
9	1	0	0	0	1

利用卡诺图可求出每位触发器在作加法或减法计数时的状态翻转条件，其逻辑表达式如下：

$Q_0$  状态翻转条件：

$$CP_0 = \overline{CP_U} + \overline{CP_D}$$

$Q_1$  状态翻转条件：

$$CP_1 = \overline{CP}_U Q_0 \overline{Q}_3 + \overline{CP}_D \overline{Q}_0 \cdot \overline{Q}_1 \overline{Q}_2 \overline{Q}_3$$

$Q_2$  状态翻转条件：

$$CP_2 = \overline{CP}_U Q_0 Q_1 + \overline{CP}_D \overline{Q}_0 \overline{Q}_1 \cdot \overline{Q}_1 \overline{Q}_2 \overline{Q}_3$$

$Q_3$  状态翻转条件:

$$CP_s = \overline{CP_U}(Q_0 Q_1 Q_2 + Q_0 Q_3 + \overline{CP_D} \overline{Q}_0 \overline{Q}_1 \overline{Q}_2)$$

在逻辑图中的控制电路的设计正表达了这些关系。

逻辑图中的  $Q_{CC}$  和  $Q_{CB}$  是进位、借位信号。根据计数器作级联应用的要求，当加法计数达到最大数（1001）时，若继续输入加法计数脉冲，则本位计数器需向高位计数器输出进位信号（使高位计数器加一），所以  $Q_{CC}$  信号设计成由  $Q_0$ ， $Q_3$  和  $CP_U$  控制，即

$$\overline{Q}_{CC} = Q_0 Q_3 \overline{CP_U}$$

当作减法计数达到最小值时（0000），若继续输入减法计数脉冲，则本位计数器需向高位计数器输出借位信号（使高位计数器减一），所以  $Q_{CB}$  信号设计成由  $Q_0$ ， $Q_1$ ， $Q_2$ ， $Q_3$  和  $CP_D$  五个信号控制，即

$$\overline{Q}_{CB} = \overline{Q}_0 \overline{Q}_1 \overline{Q}_2 \overline{Q}_3 \overline{CP_D}$$

CH2020 和 H153 均具有数据输入功能，逻辑图中的  $D_0$ ， $D_1$ ， $D_2$ ， $D_3$  是 4 个并行数据输入端。

数据通过与非门直接控制触发器的  $\overline{R}_D$ ， $\overline{S}_D$  端，把触发器置成所要求的状态。而  $LD$  是决定数据能否置入的选通控制端。当  $LD=“1”$  时，通过倒相器输出 “0” 封住了所有数据通道，所以数据无法置入。反之，当  $LD=“0”$  时，数据可以置入。逻辑图中的  $Cr$  是计数器的复 “0” 输入端，它通过倒相器直接控制各触发器的复位端，当  $Cr=“1”$  时，不论计数器其他输入处于何种状态，都能直接使计数器复 “0”。

综上所述，CH2020 和 H153 各输入控制端的功能见表 5-9。

表5-9 输入控制端功能表

输入								输出			
$Cr$	$LD$	$CP_U$	$CP_D$	$D_0$	$D_1$	$D_2$	$D_3$	$Q_0$	$Q_1$	$Q_2$	$Q_3$
1	x	x	x	x	x	x	x	0	0	0	0
0	0	x	x	$d_0$	$d_1$	$d_2$	$d_3$	$d_0$	$d_1$	$d_2$	$d_3$
0	1	↑	1	x	x	x	x	加计数			
0	1	1	↑	x	x	x	x	减计数			
0	1	1	1	x	x	x	x	保 持			

注：x 表示任意状态。

CH2020 和 H153 采用同步工作方式，电路内部四个触发器在同一个计数脉冲作用下同步地发生翻转。很显然，同步计数器相对于非同步计数器讲，工作速度高，而且不因计数位数的增加而影响工作速度。当对同步计数器的输出状态进行译码时，也不会象非同步计数器那样出现不需要的尖峰干扰脉冲（这是由于计数器中触发器不同翻转造成的）。这些是同步计数器的优点，相应的问题是电路结构比非同步计数器复杂得多，功耗也较大。

图 5-10 是二-十进制同步加/减计数器的所有输入、输出相互之间的对应工作波形图。




图5-10 二-十进制同步加/减计数器的工作波形图

## 四、电参数（表5-10, 表5-11）

表5-10 H153电参数

参数名称		符 号	规范值	单 位	测 试 条 件
直 流 参 数	电源电流	$I_{CC}$	$\leq 48$	mA	$V_{CC} = 16.5\text{V}$
	输入低电平电流	$I_{IL}$	$D_0 \sim D_3$ $\leq 1.5$ 其它 $\leq 3.2$	mA	$V_{CC} = 16.5\text{V}, V_I = 1.5\text{V}$
交 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu\text{A}$	$V_{CC} = 15\text{V}, V_L = 16.5\text{V}$
	输出高电平电压	$V_{OH}$	$\geq 11.5$	V	$V_{CC} = 13.5\text{V}, V_{IH} = 8.5\text{V}, V_{IL} = 6\text{V}, I_{OH} = 50\mu\text{A}$
交 流 参 数	输出低电平电压	$V_{OL}$	$\leq 1.5$	V	$V_{CC} = 13.5\text{V}, V_{IH} = 8.5\text{V}, V_{IL} = 6\text{V}, I_{OL} = 12.8\text{mA}$
	最高工作频率	$f_M$	$\geq 1$	MHz	$V_{CC} = 15\text{V}, R_{L1} = 1.5\text{k}\Omega, R_{L2} = 2.5\text{k}\Omega$

表5-11 CH2020电参数

参数名称		符 号	规 范 值	单 位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端 $V_I = 16.5 V$ , 输入端分别测试
	输入低电平电流	$I_{IL}$	$C_{PU}, C_{PD}, LD, Cr$ $A, B, C, D$	$\leq 2.1$ $\leq 1.05$	$mA$
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V, V_{IH} = 8 V, V_{IL} = 5.5 V,$ $I_{OH} = 0.5 mA$
	输出低电平电压	$V_{OL}$	$Q_0, Q_1, Q_2, Q_3$ $Q_{CC} Q_{CB}$	$\leq 1.5$	$V$
	输出短路电流	$I_{OS}$	$4 \sim 18$	$mA$	$V_{CC} = 16.5 V$ , 被测输出端接地
	电源电流	$I_{CC}$	$\leq 48$	$mA$	$V_{CC} = 16.5 V, A, B, C, D, C_r$ 输入 端接地, 输出全部开路
交 流 参 数	时钟输入至计数	$t_{PLH}$	$\leq 400$	$ns$	$V_{CC} = 15 V, R_L = 1.5 k\Omega, C_L = 100 pF$
	输出延迟时间	$t_{PHL}$	$\leq 400$	$ns$	
	时钟输入至进位	$t_{PLH}$	$\leq 300$	$ns$	$V_{CC} = 15 V, R_L = 2.5 k\Omega, C_L = 60 pF$
	输出延迟时间	$t_{PHL}$	$\leq 300$	$ns$	
	时钟输入至借位	$t_{PLH}$	$\leq 400$	$ns$	$V_{CC} = 15 V, R_L = 1.5 k\Omega, C_L = 100 pF$
	输出延迟时间	$t_{PHL}$	$\leq 400$	$ns$	
最高工作频率		$f_M$	$\geq 1$	$MHz$	$V_{CC} = 15 V, R_{L1} = 1.5 k\Omega, R_{L2} = 2.5 k\Omega$




图5-11 电参数测试方法原理图

注1: 各输入端应分别逐一测试。

注2: 输入状态按功能表施加, 使被测输出端为“1”。

注3: 各输出端应分别逐一测试。

注4: 输入状态按功能表施加, 使被测输出端为“0”。在0111和1111两种  
状态用Cr复“0”, 以检验复“0”功能。

## 五、电参数测试方法

二-十进制同步加/减计数器的电参数测试方法原理图如图 5-11 所示。图中测试条件按表 5-10 和表 5-11 规定。

测试直流参数，特别是测  $V_{OH}$  时，要求电压表内阻足够大，否则由于电压表分流不能作正确测试，因为测  $V_{OH}$  时的负载电流仅为  $50\mu A$ 。

测交流参数时，要注意示波器输入电容和接线分布电容值不应超过  $C_L$  值，否则将影响正确测试，严重时所测得的参数偏差甚大。 $f_M$  是输入计数脉冲的最高重复频率，在  $f_M$  规范值下，当输出波形混乱或出现三角形脉冲波时，则认为被测电路不合格。

为了确保电路功能完全合格，必须进行功能测试。只有满足图 5-10 要求的电路才能作为功能合格的产品。

## 六、典型应用

### 1. $N$ 位十进制加/减计数器

把几块 CH2020(或 H153) 级联可以构成  $N$  位可预置加/减计数器，其连接方法如图 5-12 所示。




图 5-12  $N$  位十进制加/减计数器

在图 5-12 中，由于是利用低位的  $Q_{CC}$  或  $Q_{CB}$  信号脉冲作为高位计数器的计数脉冲，而不是直接使用  $CP_U$  或  $CP_D$  时钟脉冲，所以这样的计数电路在每一十进位之间是非同步工作的。当要求计数电路完全同步工作时，则可按图 5-13 连接。由图可看出，本位计数器的时钟脉冲不是直接利用  $Q_{CC}$  和  $Q_{CB}$  信号脉冲，而是用它作为对  $CP_U$  或  $CP_D$  的控制信号，而达到同步目的。由于  $Q_{CC}$ (或  $Q_{CB}$ ) 信号在常态时为“1”，当计数器进行加法计数到 1001 时（或减法计数到 0000 时）， $Q_{CC}$ (或  $Q_{CB}$ ) 由“1”变“0”，再来一个计




图 5-13  $N$  位同步加/减计数器

数脉冲时，就由“0”变“1”，完成进位（或借位）输出。此时由“0”变“1”的上升沿和计数脉冲输入是同步发生的（参阅图5-10），所以在第一位和第二位之间不必另接计数脉冲，而直接用  $Q_{CC}$ （或  $Q_{CB}$ ）信号就可实现同步计数。

## 2. N分频器

将 H153 或 CH2020 按图 5-14 连接，构成一个可任意分频的  $N$  分频器。

图中 J240（或 CH2015）是 HTL 单稳态触发器，当有借位输出脉冲时（因为图 5-14 是按减法计数连接，所以用  $Q_{CB}$  信号，当按加法计数连接时，应用  $Q_{CC}$  信号，原理完全相似），单稳态触发器被触发， $\bar{Q}$  输出为负脉冲，把并行输入数码  $D_0, D_1, D_2, D_3$  置入计数器，计数器从此数码开始执行减法（或加法）计数，当把预置入数码减完（或加满）时，最后一级计数器的  $Q_{CS}$ （或  $Q_{CC}$ ）输出信号脉冲，又使单稳态触发器被触发，一个周期又重新形成。显然，输出频率  $f_o$  和输入的脉冲重复频率  $f_i$  有如下关系：

$$f_o = f_i/N$$

式中  $N$  为分频模数，在本例中

$$1 \leq N \leq 999$$

$N$  为整数，具体值由预置数码和计数方式（加法或减法）决定。




图 5-14  $N$  分频器

如把三位数置成 999，若用加法计数，则  $N = 2$ 。若用减法计数时， $N = 998$ ，因为使计数器减到“0”时， $Q_{CB}$  就由“1”变“0”，通过倒相器就使单稳态触发器触发工作，重新置成 999。由此可推广到一般情况：

$$N_- = m - 1$$

$$N_+ = (1000 - m) + 1$$

其中  $m$  为预置的十进位数， $N_-$ 、 $N_+$  分别为作减法计数和加法计数时的分频模数。

## 3. 单相时钟脉冲驱动

在某些设备中，一个计数器对加法计数和

减法计数要交替使用，则可在 H153（或 CH2020）的时钟输入端附加如图 5-15 所示电路，即可把双时钟输入方式改成单相时钟脉冲驱动方式。图 5-15 中， $U/D$  为计数方式控制端，当  $U/D = “0”$  时，作加法计数，当  $U/D = “1”$  时，作减法计数； $CP$  接单相时钟脉冲信号源；输出  $CP_U$ 、 $CP_D$  则分别连接 H153（或 CH2020）的两个时钟输入端  $CP_U$  和  $CP_D$ 。




图 5-15 单相时钟使用附加电路

### 5.3 四位二进制同步加/减计数器—CH2021

#### 一、特 点

- 具有同步加法和减法计数功能。
- 分别设有加法和减法时钟输入端、进位和借位输出端。
- 有置数控制输入端，能对每个触发器并行地预置数码。
- 计数器输出为二进制编码。

#### 二、逻辑图、外引线功能端排列(图5-16)




图5-16 四位二进制同步加/减计数器逻辑图和外引线功能端排列图  
 (a) CH2021的逻辑图;  
 (b) CH2021外引线功能排列图。

#### 三、工作原理

由图 5-16(a) 可见，它基本上由三部分组成：第一部分是由四位触发器及其控制电路组成的四位二进制同步加/减法计数器；第二部分是进位和借位输出 (Q<sub>CC</sub> 和 Q<sub>CB</sub>)；

第三部分是并行数据输入、控制输入和复“0”输入。图中的触发器、控制门等在原则上可采用与CH150(或H150)相同类似的线路结构、工作原理也大致一样，这里不再赘述。

CH2021在作加法计数、减法计数、预置数码时，其原理与CH2020相同，只是CH2020是二-十进制计数器，而CH2021是四位二进制计数器，它的计数功能表及各输入控制端的控制功能如表5-12、表5-13和表5-14所示。

表5-12 加法计数功能表

$CP_U$	$CP_D$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	1	0	0	0	0
1	1	0	0	0	1
2	1	0	0	1	0
3	1	0	0	1	1
4	1	0	1	0	0
5	1	0	1	0	1
6	1	0	1	1	0
7	1	0	1	1	1
8	1	1	0	0	0
9	1	1	0	0	1
10	1	1	0	1	0
11	1	1	0	1	1
12	1	1	1	0	0
13	1	1	1	0	1
14	1	1	1	1	0
15	1	1	1	1	1

表5-13 减法计数功能表

$CP_D$	$CP_U$	$Q_3$	$Q_2$	$Q_1$	$Q_0$
0	1	0	0	0	0
1	1	1	1	1	1
2	1	1	1	1	0
3	1	1	1	0	1
4	1	1	1	0	0
5	1	1	0	1	1
6	1	1	0	1	0
7	1	1	0	0	1
8	1	1	0	0	0
9	1	0	1	1	1
10	1	0	1	1	0
11	1	0	1	0	1
12	1	0	1	0	0
13	1	0	0	1	1
14	1	0	0	0	1
15	1	0	0	0	1

表5-14 输入控制端功能表

输入								输出			
$Cr$	$LD$	$CP_U$	$CP_D$	$D_0$	$D_1$	$D_2$	$D_3$	$Q_0$	$Q_1$	$Q_2$	$Q_3$
1	x	x	x	x	x	x	x	0	0	0	0
0	0	x	x	$d_0$	$d_1$	$d_2$	$d_3$	$d_0$	$d_1$	$d_2$	$d_3$
0	1	↑	1	x	x	x	x	加法计数			
0	1	1	↑	x	x	x	x	减法计数			
0	1	1	1	x	x	x	x	保 持			

注：x表示任意状态。

在逻辑图中  $Q_{cc}$  和  $Q_{cb}$  是进位和借位信号输出端。由于CH2021是四位二进制计数器， $Q_{cc}$  产生进位的条件和CH2020不一样。根据计数器作级联应用时的要求，当加法计数达到最大数时（在这里为1111），若在  $CP_U$  端继续输入计数脉冲，则本位计数器需向高位计数器输出进位信号（使高位计数器加1），所以  $Q_{cc}$  输出信号设计成由  $Q_0 Q_1 Q_2 Q_3$  和  $CP_U$  控制，即

$$\overline{Q}_{CC} = Q_0 Q_1 Q_2 Q_3 \overline{CP}_D$$

但是, 当进行减法计数时, 仍然是在 0000 时向高位借位, 这和 CH2020 相同, 所以  $\overline{Q}_{CB}$  产生借位的条件与 CH2020 中产生的  $\overline{Q}_{CB}$  逻辑式是一样的, 即

$$\overline{Q}_{CB} = \overline{Q}_0 \overline{Q}_1 \overline{Q}_2 \overline{Q}_3 \overline{CP}_D$$

图 5-17 是 CH2021 的所有输入、输出相互之间的对应工作波形图。




图 5-17 CH2021 的工作波形图

#### 四、电参数(表5-15)

表5-15 CH2021电参数

参数名称	符 号	规范值	单 位	测试条件	
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端 $V_I = 16.5 V$ , 输入端分别测试
	输入低电平电流	$I_{IL}$	$D_0 \sim D_3$	$\leq 1.05$	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 1.5 V$ , 输入端分别测试
			其它	$\leq 2.1$	
	输出高电平电压	$V_{OH}$	$\geq 11.5$	V	$V_{CC} = 13.5 V$ , $V_{IH} = 8 V$ , $V_{IL} = 5.5 V$ , $I_{OH} = 0.5 mA$
	输出低电平电压	$V_{OL}$	其它	$\leq 1.5$	$I_{OL} = 14 mA$
			$Q_{CC}, Q_{CB}$		$V_{CC} = 13.5 V$ , $V_{IH} = 8 V$ , $V_{IL} = 5.5 V$
	输出短路电流	$I_{OS}$	$4 \sim 18$	mA	$V_{CC} = 16.5 V$ , 被测输出端接地
	电源电流	$I_{CC}$	$\leq 48$	mA	$V_{CC} = 16.5 V$ , $D_0 \sim D_3$ , $C_r$ 输入端接地, 输出全部开路

(续)

参数名称	符 号	规范值	单 位	测试条件
交 流 参 数	$t_{PLH}$	$\leq 400$	ns	$V_{CC} = 15V, R_L = 1.5k\Omega, C_L = 100pF$
	$t_{PHL}$	$\leq 400$	ns	
	$t_{PLH}$	$\leq 300$	ns	$V_{CC} = 15V, R_L = 2.5k\Omega, C_L = 60pF$
	$t_{PHL}$	$\leq 300$	ns	
时钟输入至借位 输出延迟时间	$t_{PLH}$	$\leq 400$	ns	$V_{CC} = 15V, R_L = 1.5k\Omega, C_L = 100pF$
	$t_{PHL}$	$\leq 400$	ns	
最高工作频率	$f_M$	$\geq 1$	MHz	$V_{CC} = 15V, R_{L1} = 1.5k\Omega, R_{L2} = 2.5k\Omega$

## 五、电参数测试方法

四位二进制同步加/减计数器 CH2021 的电参数测试方法与二-十进制同步加/减计数器 CH2020 相同，只是测试条件应按电参数规范表 5-15 规定。功能测试要求见图 5-17。

## 六、典型应用

### 1. $4 \times N$ 位二进制加/减计数器

将 CH2021 级联应用，用法与 CH2020 相同，请参照图 5-12 和图 5-13。

### 2. N 分频器

N 分频器组成方法与图 5-14 相同。

### 3. 二-十进制/二进制数码相互转换

在计算机中，通常在内部按二进制进行运算，而运算数据的输入和运算结果的输出很多是采用二-十进制数码（即 BCD 码），所以需要进行二-十进制数和二进制数的相互转换。图 5-18 为二进制数码向二-十进制数码转换电路图。图中 J240 是 HTL 双单稳态触发器，当触发输入端  $T$  上加触发启动信号时， $\bar{Q}$  输出负脉冲，此时各块 CH2021 的数据控制输入  $LD$  为“0”，二进制数码并行预置入各个 CH2021 中，此时单稳态触发器的  $Q$  输出正脉冲使 H153（或 CH2020）全部清“0”。单稳态恢复稳定后， $\bar{Q} = “1”$ ， $Q = “0”$ ，此时 CH2021 和 H153 就接收来自由 H004 组成的信号源输出的计数脉冲，此时 CH2021 和 H153 就同时开始进行减法计数和加法计数。很显然，CH2021 减去数和 H153 累加的数是相等的，当 CH2021 被减完为“0”时，所有的  $Q_{CB}$  也为“0”，倒相器 H006 输出为“0”，使由 H004 组成的多谐振荡器停止振荡，此时 H153 的输出是二-十进制的代码，它在数值量上和 CH2021 输入的二进制数码的数值量是相等的，从而完成了一次二进制数码向二-十进制数码的转换。

图 5-19 为二-十进制数码向二进制数码转换电路图。其工作原理与图 5-18 完全相




图5-18 二进制数码向二-十进制数码转换电路图




图5-19 二-十进制数码向二进制数码转换电路图

同，只是 H153 和 CH2021 的位置发生了变化，H153 用来接收二-十进制代码，CH2021 用来输出二进制代码。

#### 5.4 4线-10线译码器——CH2018, CH2019, H270

4线-10线译码器包括国标 CH2018 和 CH2019、部标 H270 共三个品种，其中

CH2019 为有源上拉输出结构（即一般 HTL 输出形式），CH2018，H270 为集电极开路输出结构。这三种电路的逻辑结构完全相同，外引线功能端排列也完全相同。CH2018 和 H270 除电参数规范值有些差异外，其余全部相同，可以互换使用。

### 一、特 点

- 采用 8421 编码（BCD 码）输入。在无效输入状态下，所有输出为高电平或处于截止状态。
- CH2019 为有源上拉输出结构，电路开关时间快，电容负载能力强，适合于驱动一般 HTL 电路。
- CH2018 和 H 270 为集电极开路输出结构，输出反向耐压达 80 V 以上，可以直接驱动十进制辉光数码管，因此又把他们称为译码器/驱动器。

### 二、逻辑图、外引线功能端排列（图 5-20）




图 5-20 4 线-10 线译码器的逻辑图和外引线功能端排列图  
(a) CH2018 和 H270 的逻辑图；(b) CH2019 的逻辑图；(c) CH2018、CH2019、H270 的外引线功能端排列图。

### 三、工作原理

图 5-20 中  $A_0, A_1, A_2, A_3$  是译码器的 8421 码输入端， $\bar{Y}_0, \bar{Y}_1, \bar{Y}_2, \bar{Y}_3, \bar{Y}_4, \bar{Y}_5, \bar{Y}_6, \bar{Y}_7, \bar{Y}_8, \bar{Y}_9$  是译码器的十进制输出，输出用  $\bar{Y}$  表示译码输出为低电平有效。

表 5-16 是 4 线-10 线译码器 CH2019 的功能表。表 5-17 是 4 线-10 线译码器/驱动器 CH2018 和 H270 的功能表。

表 5-16 CH2019 的功能表

数目	输入 (BCD)				输出 (十进制)									
	$A_3$	$A_2$	$A_1$	$A_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1	1	1
2	0	0	1	0	1	1	0	1	1	1	1	1	1	1
3	0	0	1	1	1	1	1	0	1	1	1	1	1	1
4	0	1	0	0	1	1	1	1	0	1	1	1	1	1
5	0	1	0	1	1	1	1	1	1	0	1	1	1	1
6	0	1	1	0						0				
7	0	1	1	1	1	1	1	1	1	1	1	0	1	1
8	1	0	0	0	1	1	1	1	1	1	1	1	0	1
9	1	0	0	1	1	1	1	1	1	1	1	1	1	0
无 效	1	0	1	0	1	1	1	1	1	1	1	1	1	1
	1	0	1	1	1	1	1	1	1	1	1	1	1	1
	1	1	0	0	1	1	1	1	1	1	1	1	1	1
	1	1	0	1	1	1	1	1	1	1	1	1	1	1
	1	1	1	0	1	1	1	1	1	1	1	1	1	1
	1	1	1	1	1	1	1	1	1	1	1	1	1	1

表 5-17 CH2018 和 H270 的功能表

数目	输入 (BCD)				输出 (十进制)									
	$A_3$	$A_2$	$A_1$	$A_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$
0	0	0	0	0	ON	OFF								
1	0	0	0	1	OFF	ON	OFF							
2	0	0	1	0	OFF	OFF	ON	OFF						
3	0	0	1	1	OFF	OFF	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF
4	0	1	0	0	OFF	OFF	OFF	OFF	ON	OFF	OFF	OFF	OFF	OFF
5	0	1	0	1	OFF	OFF	OFF	OFF	OFF	ON	OFF	OFF	OFF	OFF
6	0	1	1	0	OFF	OFF	OFF	OFF	OFF	OFF	ON	OFF	OFF	OFF
7	0	1	1	1	OFF	ON	OFF	OFF						
8	1	0	0	0	OFF	ON	OFF							
9	1	0	0	1	OFF	ON								
无 效	1	0	1	0	OFF									
	1	0	1	1	OFF									
	1	1	0	0	OFF									
	1	1	0	1	OFF									
	1	1	1	0	OFF									
	1	1	1	1	OFF									

表中, ON 表示输出处于导通状态, 可以点燃辉光数码管; OFF 表示输出处于截止状态, 辉光数码管无显示。

由功能表可以看出，当输入数码为 1010 至 1111 这六种状态时，对 4 线-10 线译码器来讲是六种无效状态，通常称这六组输入数码为“伪码”。凡输入为“伪码”译码器输出全部为“1”（或截止态），即译码器没有输出信号。

为了降低 4 线-10 线译码器的功耗，通常都采用简化门电路来组合成 CH2018、CH2019 和 H270。图 5-21 为 CH2018 和 H270 的线路图，如果将集电极开路输出改成有源上拉输出就是 CH2019。




图 5-21 CH2018 和 H270 的线路图

由图可见，它们由一个电源变换电路，译码缓冲电路和译码电路三部分组成。

电源变换电路上由晶体管  $T_1$ 、电阻  $R_1$  和齐纳稳压二极管  $D_{z0}$  组成，如图 5-22 所示。

图 5-22 中， $V_{cc}$  是外接电源，标准值为 15V， $V_{cc2}$  是线路内部电源，它的值决定于齐纳稳压二极管，若设齐纳稳压二极管的稳定电压为  $V_{DZ}=7.5V$ ，则  $V_{cc2}$  值近似为 6.8V。

译码缓冲电路由一个典型的 HTL 集电极开路输出的倒相门（由  $V_{cc}$  供给电源电压）和一个简化的由  $V_{cc}$  供给电源电压的倒相门组成。以输入  $A_0$  这一路为例，即是  $T_2, T_3, D_{z0}$  组成典型的 HTL 倒相门， $T_4, T_5$  组成简化的倒相门，它完成逻辑图中把输入信号作两次反相的任




图 5-22 电源变换电路

务。其它  $A_1$ 、 $A_2$ 、 $A_3$  各路的线路完全一样。

多发射极晶体管和末级的集电极开路晶体管组成译码电路，它的译码原理和逻辑图所示一样，但其控制方法不一样。多射极晶体管和末级输出晶体管组成一个四输入与非门，只是其中有一个输入端是利用  $\bar{A}_0$  和  $A_0$  控制输出晶体管的发射极来实现的。仍以  $A_0$  输入这一路为例，晶体管  $T_6$  的三个输入端分别连接  $\bar{A}_1$ 、 $\bar{A}_2$ 、 $\bar{A}_3$ ，当  $A_1 = A_2 = A_3 = "0"$  时，（即  $\bar{A}_1 = \bar{A}_2 = \bar{A}_3 = "1"$ ）， $T_6$  将通过其  $BC$  结向输出管  $T_7$ 、 $T_8$  基极输出电流，但由于  $T_7$ 、 $T_8$  的发射极分别受着  $A_0$  和  $\bar{A}_0$  的控制，只能有一个晶体管导通，若  $A_0 = "0"$ ，则  $T_7$  导通， $\bar{Y}_0$  输出低电平， $T_8$  截止（因为  $T_6$  截止），也即  $A_0 A_1 A_2 A_3 = 0000$  时， $\bar{Y}_0 = "0"$ 。

若  $A_0 A_1 A_2 A_3 = 1000$  时，则有  $\bar{Y}_1 = "0"$ 。其他各路情况也是如此，不同输入代码总有两个输出管可能导通，究竟哪只导通，则由  $A_0$  决定。在  $A_0 = "1"$  时，其可能的译码输出是 1、3、5、7、9；而在  $A_0 = "0"$  时，其可能的译码输出是 2、4、6、8，实际是哪一位输出，则由  $A_1 A_2 A_3$  各输入端的代码决定。这是因为  $A_1 A_2 A_3$ （还有  $\bar{A}_1 \bar{A}_2 \bar{A}_3$ ）分别控制多发射极晶体管的三个输入端。因此将  $A_0$  和  $A_1 A_2 A_3$  合起来就相当于  $A_0 \cdot A_1 \cdot A_2 \cdot A_3$  控制着一个与非门的四个输入端以实现 4 线-10 线译码功能。

例如，设  $A_0 A_1 A_2 A_3 = 1110$ （即二-十进制数“7”），按图 5-27 线路图进行分析时：

- ① 由于  $A_0 = "1"$ ，所以只有  $T_8$ 、 $T_{10}$ 、 $T_{12}$ 、 $T_{14}$ 、 $T_{16}$  有可能导通。
- ② 由于  $A_3 = "0"$ ， $A_2 = A_1 = "1"$ ，从线路图上可见，只有多发射极晶体管  $T_{62}$  的三个输入端是连接着  $A_1 A_2 \bar{A}_3$ ，为全“1”，其它多射极管的输入都有一个以上的低电平信号，所以从这一点分析，只有  $T_{13}$ 、 $T_{14}$  才能出现导通的可能性。
- ③ 综合①、②，可知此时只有  $T_{14}$  能够导通，通过  $\bar{Y}_7$  输出低电平译码信号。其它数码输入的译码原理都是一个道理，就不一一详述了。

通过这样的线路设计，得到的结果是

- ① 简化了线路。
- ② 内部电路采用低电源电压（由  $V_{CC2}$  供电），为了得到同样的工作电流，电阻  $R$  取值可以减小。
- ③ 上述两项将显著地降低电路功耗，有利于减少元件数，提高集成度。
- ④ 输入电路是典型的 HTL 电路，所以仍然保持了 HTL 的高抗干扰固有特性，不影响噪声容限。

#### 四、电参数（表 5-18，表 5-19，表 5-20）

表 5-18 CH2018 电参数

参 数 名 称	符 号	规 范 值	单 位	测 试 条 件	
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ ，被测输入端 $V_I = 16.5 V$ ，各输入端分别测试
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC} = 16.5 V$ ，被测输入端 $V_I = 1.5 V$ ，各输入端分别测试
	输出漏电流	$I_{OL}$	$\leq 50$	$\mu A$	$V_{CC} = 16.5 V$ ， $V_{IH} = 9 V$ ， $V_{IL} = 6.5 V$ ，被测输出接 $V_O = 50 V$
	输出高电平电压	$V_{OH}$	$\geq 80$	$V$	$V_{CC} = 15 V$ ， $V_{IH} = 9 V$ ， $V_{IL} = 6.5 V$ ， $I_{OH} = 0.1 mA$
	输出低电平电压	$V_{OL}$	$\leq 2$	$V$	$V_{CC} = 13.5 V$ ， $V_{IH} = 9 V$ ， $V_{IL} = 6.5 V$ ， $I_{OL} = 15 mA$
	电源电流	$I_{CC}$	$\leq 35$	$mA$	$V_{CC} = 16.5 V$ ，输入端全部接地，输出开路
交 流 参 数	传输延迟时间	$t_{PLH}$	$\leq 1$	$\mu s$	$V_{CC} = 15 V$ ， $R_L = 1 k\Omega$ ， $C_L = 100 pF$
		$t_{PHL}$	$\leq 1$	$\mu s$	

表5-19 CH2019电参数

参数名称		符号	规范值	单位	测试条件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端接 $V_I = 16.5 V$ , 输入端分别测试
	输入低电平电流	$I_{IL}$	$\leq 1.4$	$mA$	$V_{CC} = 16.5 V$ , 被测输入端接 $V_I = 1.5 V$ , 输入端分别测试
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$V$	$V_{CC} = 13.5 V$ , $V_{IH} = 9 V$ , $V_{IL} = 6.5 V$ , $I_{OL} = 0.5 mA$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$V$	$V_{CC} = 13.5 V$ , $V_{IH} = 9 V$ , $V_{IL} = 6.5 V$ , $I_{OL} = 14 mA$
	输出短路电流	$I_{OS}$	$4 \sim 18$	$mA$	$V_{CC} = 16.5 V$ , 被测输出端接地
	电源电流	$I_{CC}$	$\leq 35$	$mA$	$V_{CC} = 16.5 V$ , 输入端全部接地
交流 参数	传输延迟时间	$t_{PLH}$ $t_{PHL}$	$\leq 400$ $\leq 400$	ns ns	$V_{CC} = 15 V$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$

表5-20 H270电参数

参数名称		符号	规范值	单位	测试条件
直 流 参 数	电源电流	$I_{CC}$	$\leq 35$	$mA$	$V_{CC} = 16.5 V$ , 输入端全部接地
	输入低电平电流	$I_{IL}$	$\leq 2$	$mA$	$V_{CC} = 16.5 V$ , $V_I = 1.5 V$
	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , $V_I = 16.5 V$
	输出击穿电压	$BV_{CER}$ ①	$\geq 40$ $\geq 70$	V	$V_{CC} = 16.5 V$ , $I_{OR} = 100 \mu A$
	输出低电平电压	$V_{OL}$	$A$ $B$	$\leq 2$	$V$
					$I_{OL} = 5 mA$ $I_{OL} = 10 mA$
交流参数	平均传输延迟时间	$t_{pd}$	$\leq 400$	ns	$V_{CC} = 15 V$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$

## ① H270分档表

$I_{OL}$	$BV_{CER}$	$\geq 40 V$	$\geq 70 V$
5 mA		H270A	H270B
10mA		H270C	H270D

由表可见，H270按输出击穿电压  $BV_{CER}$  值及低电平负载电流  $I_{OL}$  值进行分档。

## 五、电参数测试方法

CH2018 和 H270 的电参数测试按图 5-23 测试原理图进行。图中测试条件按参数表规范值及功能表要求施加。CH2019 的电参数测试方法与 CH2018 大体上相同。




图 5-23 电参数测试方法原理图

注<sub>1</sub>: 各输入端分别测试。注<sub>2</sub>: 输入状态按功能表施加。注<sub>3</sub>: 各输出端分别测试。

## 六、典型应用

### 1. 数字显示计数电路

在十进制计数器输出后接 4 线-10 线译码器并驱动辉光数码管，就构成了带有数字显示输出的十进制计数电路，其原理如图 5-24 所示。

图中所用计数器为 H150，要注意把  $CP_B$  和  $Q_0$  连接在一起。 $CP_{A1}$ ， $CP_{A2}$  为时钟输入端，可以短接在一起。复“0”端  $R_{0A}$ ， $R_{0B}$  在没有特殊要求时，也短接在一起。

若要构成多位十进制计数显示电路，则只要把 H150 多级连接即可，把计数器的每一位输出分别送到 H270 的每个对应输入端上，H270 分别驱动各个辉光数码管，从而构成了带有数字输出显示的，多位十进制计数器，如图 5-25 所示。

若用 H153 代替图 5-24 中的 H150，则就构成一位十进制加/减可预置计数电路。同样，若把若干块 H153 进行多级连接（有两种连接法，请参阅图 5-12 和图 5-13），经 H270 译码再驱动辉光数码管，就构成了带有数字显示的、可预置的多位十进制加/减计数电路。

### 2. 3 线-8 线及 4 线-16 线译码器

#### (1) 3 线-8 线译码器

4 线-10 线译码器可以接成 3 线-8 线译码器，如图 5-26 所示。

由 4 线-10 线译码器逻辑图可看出，当其输入  $A_3 = "1"$  时，前 8 个与非门全被封





图 5-24 一位十进制数字显示计数电路

图5-25  $N$ 位十进制数字显示计数电路

住，只有当  $A_3 = "0"$  时，前 8 个与非门才能进行译码工作，所以可利用  $A_3$  输入作为前 8 个输出是否选中的选通控制输入端。当用三位二进制计数器的输出作为  $A_0, A_1, A_2$  的输入信号时，输入  $A_0 A_1 A_2$  与输出  $\bar{Y}_0 \bar{Y}_1 \bar{Y}_2 \bar{Y}_3 \bar{Y}_4 \bar{Y}_5 \bar{Y}_6 \bar{Y}_7$  之间正是 3 线-8 线译码关系，如表5-21所示。

表5-21 3线-8线译码功能表

输入				输出									
$A_2$	$A_1$	$A_0$	$A_3$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1	1	1
0	1	0	0	1	1	0	1	1	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1	1	1
1	0	0	0	1	1	1	1	0	1	1	1	1	1
1	0	1	0	1	1	1	1	1	0	1	1	1	1
1	1	0	0	1	1	1	1	1	1	0	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	0	1
x	x	x	1	1	1	1	1	1	1	1	1	1	1

注：x 为任意逻辑状态。




图5-26 3线-8线译码器

图5-27 4线-16线译码器

## (2) 4 线-16线译码器

利用 2 块 4 线-10 线译码器可以接成 4 线-16 线译码器，如图 5-27 所示。

图中计数器采用 4 位二进制加法计数器，可用 CH2021 或用四级 J-K 触发器串联而成。当计数器输出  $Q_3 = "0"$  时，则  $\bar{Q}_3 = "1"$ ，此时译码器 CH2019(1) 被选通，而 CH2019(2) 被禁止，无译码输出。当  $Q_3 = "1"$  时，则  $\bar{Q}_3 = "0"$ ，此时译码器 CH2019(1) 被禁止，CH2019(2) 被选通。表 5-22 为 4 线-16 线译码器的功能表。

表 5-22 4 线-16 线译码器功能表

输入				输出															
$A_3$	$A_2$	$A_1$	$A_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$	$\bar{Y}_{10}$	$\bar{Y}_{11}$	$\bar{Y}_{12}$	$\bar{Y}_{13}$	$\bar{Y}_{14}$	$\bar{Y}_{15}$
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1

## 3. 节拍脉冲发生器

4 线-10 线译码器以及上述 3 线-8 线及 4 线-16 线译码器都可以看作是一种顺序脉冲发生器（其节拍数分别为 10、8、16）或分频器（分别为 10、8、16 分频）。在某些场合要求更多的节拍数，则可根据上述同样的原理，用 CH2019 来构成。图 5-28 为用 5 块 CH2019 组成的 64 节拍发生器。

由图可见，用一块 CH2019 的 8 个输出作为其他八块 CH2019 的选通控制端，把  $A_0 A_1 A_2 A_3 A_4 A_5$  接在六位二进制计数器的输出端上，开始计数时，由于  $A_3 = A_4 = A_5 = "0"$ ，所以 CH2019(0) 输出端  $\bar{Y}_0$  输出为 “0”，而输出  $\bar{Y}_1 \sim \bar{Y}_7$  为 “1”，此时使 CH2019(1) 选通，其它各个 CH2019 被禁止。当第 8 个计数脉冲到来时， $A_3 = "1"$ ， $A_4 = A_5 = "0"$ ，使 CH2019(0) 的输出  $\bar{Y}_1$  为 “0”，而其他输出 ( $\bar{Y}_0, \bar{Y}_2 \sim \bar{Y}_7$ ) 为 “1”，从而使 CH2019(2) 选通。就这样继续工作，每输入 8 个计数脉冲就顺序选通 CH2019(3)、CH2019(4)、……CH2019(8) 工作，从而形成了 0~63 的顺序节拍脉冲。这些节拍脉冲可用于逻辑电平控制，也可以用来驱动干簧继电器执行某些操作。

CH2018 和 H270 适合于驱动干簧继电器，如图 5-29 所示。图中线圈是继电器的工作绕组，这是一种电感性负载，工作时会产生很高的感应电压（往往是工作电压的好几倍）。为保证集成电路不被这电压击穿，在使用时必须在线圈上并接一个续流二极管 D，以吸收继电器切断时的感生能量。为使 CH2018 或 H270 安全工作，同时要求继电器工作电压小于器件输出击穿电压  $BV_{CEO}$ ，继电器绕组工作电流应小于译码器的负载电流  $I_{OL}$ 。




图5-28 64节拍发生器




图5-29 驱动干簧继电器

#### 4. 定时控制电路

4线-10线译码器和其他中、小规模HTL电路一起可以组成一种定时控制电路，如图5-30所示。

若CP是单位时间脉冲，例如为秒脉冲，则计数器H150就以秒为单位进行计数，通过译码器H270一方面送去显示数码管，另一方面送到定时开关“K”上，图中所定十位数开关K<sub>2</sub>=5，个位数开关K<sub>1</sub>=6，计数到56s时，K<sub>1</sub>=K<sub>2</sub>="0"，使由H005组成的线或电路输出由低变高，一个正脉冲使H150置“0”，同时驱动单稳电路J240，由Q， $\bar{Q}$ 端输出控制脉冲，完成定时控制，这个时间值可由K<sub>1</sub>、K<sub>2</sub>事先设定。由于译码器输出连接着辉光数码管，不显示时，有数十伏高压，为防止损坏倒相门输入端，故在其输入端加接反向二极管D<sub>1</sub>、D<sub>2</sub>。




图5-30 定时控制电路

## 5.5 4位移位寄存器—CH2022, H390

### 一、特 点

- 具有右移功能，通过外接连线可实现实左移功能。
- 具有双相时钟输入端， $CP_1$  为右移时钟输入端， $CP_2$  为左移时钟输入端。
- 具有串行或并行输入、并行输出功能。

### 二、逻辑图、外引线功能端排列

见图5-31。

### 三、工作原理

由图 5-31(a) 可见，由四个主从式  $R-S$  触发器作 4 位数据寄存单元，再加上由倒相门、与或非门组成的数据选择控制线路构成 4 位通用移位寄存器。图中  $CP_1$  为右移时钟输入端； $CP_2$  为左移时钟输入端； $D_0$ 、 $D_1$ 、 $D_2$ 、 $D_3$  为 4 位并行数据输入端； $Q_0$ 、 $Q_1$ 、 $Q_2$ 、 $Q_3$  为并行数据输出端； $D_s$  为串行数据输入端； $M$  为工作方式选择端，可以设定成移位或置数方式。

主从式  $R-S$  触发器采用简化线路组成，如图 5-32 所示。从  $R$  至  $S$  之间通过简化门




图 5-31 4 位移位寄存器逻辑图和外引线功能端排列图

(a) 逻辑图; (b) 外引线功能端排列图

表 5-23 主从式 R-S 触发器功能表

输入		输出	
		$t_n$	$t_{n+1}$
$R$	$S$	$Q$	$Q$
1	0	x	0
0	1	x	0

注: x 表任意状态。

连接。线路中  $D_{wz}$  和  $D'_{wz}$  为电平转移二极管, 其作用是为了提高  $R$ 、 $S$  的电位, 以便  $E'_1$  或  $E_1$  向  $E'_2$  或  $E_2$  转移能可靠地进行。主从式 R-S 触发器的功能表如表 5-23 所示。

当  $R$  端加规定状态后, 不论触发器原来处于何种状态, 当第  $(n+1)$  个时钟脉冲输入到  $CP$  端时, 触发器就被置成规定值,  $R = "1"$  时, 经过倒相器使  $S = "0"$ , 触发器置成 “0”, 如果  $R = "0"$  时, 经过倒相器使  $S = "1"$ , 则使触发器置成 “1”。

主从式 R-S 触发器简化线路的工作原理与组成 H150 的简化触发器基本相同, 请参照 5.1 中第二部分。

图 5-31 中的数据选择控制单元是由一个与或非门组成的二选一数据选择器, 由  $M$  进行控制, 其简化线路如图 5-33 所示。

很明显, 图左右两边分别是一个简化与非门, 其输出采用“线与”连接, 使电路具




图 5-32 主从式 R-S 简化线路

有与或非功能， $M$ 是数据控制线。当 $M = "1"$ 时，由于 $\bar{M} = "0"$ 及 $M' = "1"$ ，使并行输入数据 $D$ 被选通。若 $D = "0"$ ，则使 $R = "1"$ ，经倒相器后 $S = "0"$ ，输入时钟脉冲 $CP$ 使主从式 $R-S$ 触发器置成“0”，若 $D = "1"$ ，则使 $R = "0"$ ， $S = "1"$ ，输入时钟脉冲 $CP$ 使主从式 $R-S$ 触发器置成“1”。反之，如果 $M = "0"$ ， $\bar{M} = "1"$ 及 $M' = "0"$ ，使串行输入数据被选通，这就实现了二选一数据选择功能。

左右移位时钟输入电路及工作方式控制端 $M$ 的输入电路也是采用与图5-33相同的简化线路构成的。接在 $M$ 端上的两级倒相门可以对方式控制信号起缓冲作用，这两级倒相门也采用简化门线路，原理同前述相同，不再赘述。

由这些简化线路组成的4位移位寄存器，一方面保持了HTL电路固有的高抗干扰特性，又降低了电路的功耗，使电路能可靠地稳定工作。

表5-24为4位移位寄存器CH2022和H390的功能表。

表5-24 4位移位寄存器功能表

输入							输出			
$M$	$CP_1$	$CP_2$	$D_0$	$D_1$	$D_2$	$D_3$	$Q_0$	$Q_1$	$Q_2$	$Q_3$
0	↑	×	×	×	×	×				
1	×	↑	*	*	*	*				
1	×	↑	$d_0$	$d_1$	$d_2$	$d_3$	$d_0$	$d_1$	$d_2$	$d_3$

注：×表示任意逻辑状态。\*实现左移时，需要加外接连线，分别把 $Q_1$ 和 $\bar{D}_0$ 、 $Q_2$ 和 $D_1$ 、 $Q_3$ 和 $D_2$ 短接，数据由 $D_3$ 输入。

4位移位寄存器的操作过程简述如下。

### 1. 并行置数操作

由表5-24可知，要求 $M = "1"$ ，由 $CP_2$ 送入时钟脉冲，即把数据 $D_0 D_1 D_2 D_3$ 同时输入到相应的主从式 $R-S$ 触发器中。因为 $M = "1"$ ，致使 $CP_2$ 、 $D_0$ 、 $D_1$ 、 $D_2$ 、 $D_3$ 各或组输入打开，而 $CP_1$ 、 $D_s$ 以及串级连接的各或组输入均被封锁，此时各数据输入端决定了主从式 $R-S$ 触发器可能置成的状态，待到 $CP_2$ 时钟脉冲输入即可完成并行置数操作。

### 2. 右移操作

由表5-24可知，当 $M = "0"$ ， $CP_2$ 、 $D_0$ 、 $D_1$ 、 $D_2$ 、 $D_3$ 各或组输入被封锁， $CP_1$ 、 $D_s$ 及串级连接的各或组输入打开，此时若由 $D_s$ 端输入数据，时钟脉冲加到 $CP_1$ 上就可将数据送到 $Q_0$ 端，继续对 $CP_2$ 输入时钟脉冲，则 $Q_0$ 上的数据将通过与或非门依次向右传递给 $Q_1$ 、 $Q_2$ 、 $Q_3$ ，从而实现数据右移功能。表5-25为右移操作时序表。

### 3. 左移操作

CH2022和H390本身不具备左移操作功能。为了能将右边一位寄存单元的数据输




图5-33 二选一数据选择器简化线路

表5-25 右移操作时序表

$t_n$		$t_{n+1}$				$t_{n+2}$				$t_{n+3}$				$t_{n+4}$			
$M$	$S_R$	$Q_0$	$Q_1$	$Q_2$	$Q_3$												
0	0	0	x	x	x	0	0	x	x	0	0	0	x	0	0	0	0
1	1	1	x	x	x	1	1	x	x	1	1	1	x	1	1	1	1

注：x 表任意逻辑状态。

出作为相邻左边一位寄存单元的数据输入，实现左移操作，首先要用外接连线把  $Q_1$  和  $D_0$ 、 $Q_2$  和  $D_1$ 、 $Q_3$  和  $D_2$  分别连接起来，把  $D_3$  作为数据输入端。当  $M = "1"$  时， $CP_2$ 、 $D_0$ 、 $D_1$ 、 $D_2$ 、 $D_3$  各或组输入打开，相应地  $CP_1$ 、 $D_3$  以及串级连接的各或组输入被封锁，由  $CP_2$  输入时钟脉冲， $D_3$  数据送到  $Q_3$ ，在  $CP_2$  上不断输入时钟脉冲，数据就可依次向左转移，实现了左移操作。表 5-26 为左移操作时序表。

表5-26 左移操作时序表

$t_n$		$t_{n+1}$				$t_{n+2}$				$t_{n+3}$				$t_{n+4}$			
$M$	$D_3$	$Q_0$	$Q_1$	$Q_2$	$Q_3$												
1	0	x	x	x	0	x	x	0	0	x	0	0	0	0	0	0	0
1	1	x	x	x	1	x	x	1	1	x	1	1	1	1	1	1	1

注：x 表任意逻辑状态。

由右移、左移操作时序表可以很清楚地观察到由  $D_S$ 、 $D_3$  输入的数据“0”或“1”是随着时钟脉冲的到来而一步一步移动的。

#### 四、电参数（表5-27、表5-28）

表5-27 CH2022电参数

参 数 名 称		符 号	规 范 值	单 位	测 试 条 件				
直 流 参 数	输入高电平电流	$I_{IH}$	除 $M$ 外	$\leq 6$	$\mu A$	$V_{CC} = 15 V$ , 被测输入端接 $V_I = 16.5 V$ , 输入端分 别测试			
			$M$	$\leq 12$	$\mu A$				
	输入低电平电流	$I_{IL}$	$D_0 \sim D_3 D_S$	$\leq 0.84$	mA	$V_{CC} = 16.5 V$ , 被测输入端 $V_I = 1.5 V$ , 输入端分 别测试。但是测输入端 $D_S$ 和 $CP_1$ 时, $M$ 输入端接地			
			$M$	$\leq 3.15$					
			$CP_1 \ CP_2$	$\leq 1.05$					
	输出高电平电压	$V_{OH}$	$\geq 11.5$	V	$V_{CC} = 13.5 V, V_{IH} = 8 V, V_{IL} = 5.5 V, I_{OH} = 0.5 mA$				
	输出低电平电压	$V_{OL}$	$\leq 1.5$	V	$V_{CC} = 13.5 V, V_{IH} = 8 V, V_{IL} = 5.5 V, I_{OL} = 14 mA$				
	输出短路电流	$I_{OS}$	$4 \sim 18$	mA	$V_{CC} = 16.5 V$ , 被测输出端接地				
	电源电流	$I_{CC}$	$\leq 45$	mA	$V_{CC} = 16.5 V$ , $M$ 、 $CP_1$ 输入端接地				
交 流 参 数	传输延迟时间	$t_{PLH}$	$\leq 400$	ns	$V_{CC} = 15 V$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$				
		$t_{PHL}$	$\leq 400$	ns					
	最高工作频率	$f_M$	$\geq 1$	MHz	$V_{CC} = 15 V$ , $R_L = 1.5 k\Omega$ , $C_L = 100 pF$				

表5-28 H390电参数

参数名称	符号	规范值	单位	测试条件
直 流 参 数	电源电流	$I_{CC}$	$\leq 45$	mA
	输入低电平电流	$M$	$\leq 3.2$	mA
		$D_{S}CP$	$\leq 1.2$	
		其他	$\leq 1$	
直 流 参 数	输入高电平电流	$I_{IH}$	$M$	$V_{CC} = 15V, V_I = 16.5V$
	$I_{IH}$	$\leq 12$	$\mu A$	
直 流 参 数	输出高电平电压	$V_{OH}$	$\geq 11.5$	V
	$\geq 11.5$	V		
	输出低电平电压	$V_{OL}$	$\leq 1.5$	V
交流参数	最高工作频率	$f_M$	$\geq 1$	MHz
				$V_{CC} = 15V, R_L = 1.5k\Omega$

## 五、电参数测试方法

4位移位寄存器的电参数测试按图5-34进行。图中测试条件按电参数规范表规定和功能表要求施加。

测量交流参数时要注意示波器的探头电容以及测试夹具的分布电容，超过负载电容 $C_L$ 值就影响准确测试，严重时参数特性变得很坏。在最高工作频率下，4位移位寄存器必须有正确的输出波形，当出现输出波形混乱或出现三角波时，就为不合格电路。

4位移位寄存器的功能测试必须满足图5-35的要求。

## 六、典型应用

### 1. 多级联接

CH2022或H390是通用四位移位寄存器，将它们级联起来，可以组成 $N$ 位移位寄存器，其级联方法如图5-36和图5-37所示。

图5-36为 $N$ 位右移移位寄存器。当 $M=0$ 时，执行串行输入右移移位寄存操作，此时数据由 $D_S$ 输入。当 $M=1$ 时，执行 $N$ 位并行置数输入操作，此时数据由各个 $D$ 输入端置入。级联后的 $N$ 位移位寄存器的工作过程与单块H390相同。

图5-37为 $N$ 位双向移位寄存器，每块H390先用外接连线构成 $N$ 个左移寄存器，再进行相互间级联，把本位输出 $Q_S$ 和高一位的 $D_S$ 相接，构成右移级联。把本位的 $Q_S$ 和低一位的 $Q_S$ 相接，构成左移级联。时钟输入和方式选择输入分别接在一起公用，就组成了具有双向移位功能的 $N$ 位移位寄存器。 $M=0$ 时，实现右移操作， $M=1$ 时实现左移操作。显然，这种级联方式不能对移位寄存器执行并行置数操作，因为此时数据输入各 $D$ 端已和有关输出端连接在一起。

### 2. 串行→并行数据转换

图5-38是7位串行数据转换成并行数据的电路图。根据方式选择端 $M$ 是“0”还是“1”来决定该电路执行右移操作还是执行并行置数操作。如果把数据输入端 $D_0, D_1, \dots, D_7$ 设定为10000000，我们假定起始状态 $M=1$ ，则在时钟作用下，数据被置入




图5-34 电参数测试方法原理图

注<sub>1</sub>: 各输入端分别测试, 在测试 \$D\_3\$ 和 \$CP\_1\$ 输入端的 \$I\_{IL}\$ 时必须 \$M = “0”\$。

注<sub>2</sub>: 输入状态按功能表施加, 使输出为规定状态值。

注<sub>3</sub>: 各输出端分别测试。

注<sub>4</sub>: 按功能表要求施加时钟脉冲和信号。






图5-35 4位移位寄存器的工作波形图

注：1. 串行输入：(i) 右移  $M$  端置“0”，移位脉冲由  $CP_1$  端输入，数据由  $D_s$  端输入。 (ii) 左移  $M$  端置“1”，移位脉冲由  $CP_2$  输入，数据由  $D_s$  输入。(在这种情况下，应先将  $Q_1$  和  $D_0$ 、 $Q_2$  和  $D_1$ 、 $Q_3$  和  $D_2$  由外部分别联接起来)。 2. 并行输入： $M$  置“1”，置数脉冲由  $CP_2$  输入，此时， $Q_1$  和  $D_0$ 、 $Q_2$  和  $D_1$ 、 $Q_3$  和  $D_2$  不联。

图5-36  $N$ 位右移移位寄存器图5-37  $N$ 位双向移位寄存器




图 5-38 7 位串行→并行数据转换电路

寄存器中，即两块级联的 H390 输出  $Q_0, Q_1, \dots, Q_7$  被置成 10000000，由于  $M$  和 H390 (2) 的  $Q_7$  相连，所以此时  $M = "0"$ ，这样寄存器就处于右移工作状态，此时在时钟脉冲的作用下，置入的数据将步步右移，左边的空位将由  $D_s$  的输入来决定。当右移 7 步后，前 7 位全部为新数据（由  $D_s$  输入），第 8 位也由 “0” 变 “1”，也就使  $M = "1"$ ，从而使寄存器又进入并行置数状态，时钟脉冲再到来，寄存器又被置成 10000000，开始一个新的周期。每完成一个周期就把一组来自  $D_s$  的串行数据转换成并行数据输出。

图 5-39 是以  $D_s$  的输入数据 1101010 为例说明实现串行→并行转换的移位过程图。

第一个时钟脉冲到来，将寄存器置成 10000000，由于第 8 位为 “0”，使寄存器处于右移状态（因  $M$  与第 8 位相联接），从第二个时钟脉冲开始，原置入数据 10000000 逐位右移输出，而新数据 1101010 则由  $D_s$  逐位输入，第二至第七个时钟脉冲， $M$  一直为 “0”，所以不断执行右移，第八个时钟脉冲到来，仍执行右移，新数据全部输入而把原置入数据的最高位 “1” 移入最末一位，使第 8 位变为 “1”，即  $M = "1"$ ，寄存器由右移状态转为并行置数状态，至此完成了一次数据转换。

### 3. 并行→串行数据转换

作为串行→并行转换的一种逆过程，四位移位寄存器也用来作并行→串行数据转换，如图 5-40 所示。当初始状态为全 “1” 输出时，则与非输出为 “1”，使  $M = "1"$ （允许置数），在时钟脉冲作用下，数据置入寄存器，由于最高位始终接 0，所以输出端有一位为 “0”，使与门输出为 “0”，即  $M = "0"$ ，寄存器进入右移状态，接着在时钟脉冲再次到来时，寄存器开始右移，并行置入的数据由 H390(2) 的  $Q_7$  一位一位地串行输出，原置入的 “0” 也不断右移，而  $D_s = "1"$  也逐位输入寄存器，移至第 7 步，使 H390(2) 的  $Q_7 = "0"$ （置入的并行数据全部串行输出）。前 7 位全部为 “1”，与门的输出也由 “0” 变 “1”，使  $M = "1"$ ，于是寄存器又进入并行置数状态，可以输入新数据，继续进行并行→串行数据转换。




图 5-39 串行→并行转换数据移位过程





图 5-40 并行→串行数据转换电路

#### 4. N 进制环形计数器

图 5-41 为用四位移位寄存器构成的  $N$  进制环形计数器。图中并行数据输入端全部接“1”，所以当  $M$  和  $CP$  同步输入脉冲时，对寄存器预置数码，使两块 H390 输出全为“1”，因此与非门 H003 输出为“0”，并反馈到  $D_s$  输入端，此时在时钟脉冲作用下，H390 作右移操作，使输出  $Q_0 = 0$ ，而与非门输出由“0”变“1”，继续输入时钟脉冲，数据“0”就逐位往右移， $Q_1, Q_2, \dots$  依次为“0”，使与非门输出在右移过程中恒为“1”，即  $D_s$  恒为“1”，并不断地向寄存器串行输入，当第 8 个时钟脉冲到来时，“0”右移到 H390(2) 的输出  $Q_7$ ，使其由“1”变“0”，因而与非门输出由“1”变“0”。此时再继续输入时钟脉冲时，H390(2) 的输出  $Q_7$  由“0”变“1”， $D_s$  又输入一个“0”，完全重复上述过程，如此往复，形成环形计数。从  $Q_7$  输出的脉冲频率是输入时钟脉冲重复频率的  $1/N$ 。图 5-41 中， $N = 8$ 。对于不同的  $N$  值，则由改变与非门的输入端数以及相应的计数器输出端接法来决定。

图 5-41  $N$  进制环形计数器

#### 5. 计数“锁存”电路

在十进制数字显示计数电路中，如果计数频率较快，那末在计数过程中，辉光数码管将一直是处于闪烁状态，只有当计数停止时，显示数字方能稳定，这给实际使用带来很多不便。例如，对随时间变化的模拟量进行数字测量时，数码管就始终无法稳定，以致无法读数和控制，人的观感也很不舒服。为了解决这个问题，可在计数电路中采用四位移位寄存器作为计数锁存电路，使数码管不显示计数器的计数过程，只显示最后结果，

或定时显示或按规定控制指令显示，使显示数字在某种时间内是稳定的。图 5-42 为具有数据锁存的十进制数字显示计数电路。




图 5-42 具有数据锁存的十进制数字显示计数电路

由图可见，H153 的计数输出，送入 H390 的并行数据输入端  $D$ ，数据  $D$  能否置入 H390，并由输出  $Q$  送去译码显示，取决于  $CP_2$ 。当在  $CP_2$  上加选通脉冲时，就显示新数据；当  $CP_2$  停止加选通脉冲后，数码管显示的数字就是选通脉冲停止时刻的对应读数，并一直保持不变。

## 6. 基本数字运算

在某些数字控制设备（如数控机床，数控线切割机等）进行加工过程中，往往需要进行数字运算，在实现这些运算的逻辑电路中，移位寄存器是一个重要的逻辑部件。下面分别介绍四位移位寄存器在加法运算，减法运算和“十翻二”运算等三种基本数字运算中的应用。

### (1) 串行加法器

用串行移位寄存器和全加器（用  $\Sigma$  表示）

或半加器（用  $\frac{1}{2}\Sigma$  表示）组成的运算部件称为串行加法器（有关全加器和半加器的构成请参阅 5.6 节典型应用部分）。

图 5-43 为串行加法器的框图，它可以完成两个二进制数字的相加运算。图中  $X$  移位寄存器和  $F$  移位寄存器采用 CH2022 或 H390（也可以用  $J-K$  触发器）构成具有并行数




图 5-43 串行加法器框图

据输入，串行数据输出功能的移位寄存器，用以存放被加数、加数及相加之和数（寄存器长度决定于参加运算数字的长度）。当两数相加，全加器有进位输出时，使进位触发器  $T_c$  置“1”，参加下一个两个高位数的相加运算。

串行加法的工作过程如下：

首先将进位触发器  $T_c$  置“0”，把被加数和加数分别送入  $X$  和  $F$  移位寄存器。当输入一个移位脉冲时， $X$  和  $F$  中的数皆向右移一位，其末位数在全加器中进行相加求和，把和数送入  $F$  移位寄存器中的左边第一位。如果两数相加有进位，则存放在进位触发器  $T_c$  中（将  $T_c$  置“1”）。第二个移位脉冲到来时， $X$  和  $F$  中的数又向右移一位，其末位数与  $T_c$  中的数一起送入全加器进行求和，和数送入  $F$  左边第一位。以下过程不断如上重复，直至  $X$  和  $F$  中的最高位数相加完毕。此时， $F$  中的数即为被加数同加数之和。

## (2) 减法运算

减法运算一般采用补码运算原理。什么叫减法的补码运算？先看一个日常生活中的例子。若标准时间为 6 点钟，而有一块表却为 10 点钟，为了对准这个时间，可以有两种办法，一是逆时针拨 4 小时，一是顺时钟拨 8 小时，两个办法得到的结果是一样的，也就是说，在这个例子中，减 4 和加 8 的结果是一样的，列成等式是：

$$10 - 4 = 6$$

$$10 + 8 = 18 = \boxed{12} + 6$$

↓  
溢出

因为在表盘上 12 是满刻度，大于 12 的时间总是用甩掉 12 的办法表示，这叫溢出，所以结果相等。而 8 和 4 的和正好是 12，即 8 和 4 对 12 来说是互为补数关系，所以两数相减，可把减数变为其补数，再和被减数相加，即可得其差（当然要甩掉溢出）。这样的补码运算把减法变成了加法，其原理同样适用于二进制数的运算，例：

$$0110 - 0011 = 0011$$

根据二进制数字运算的“补码 = 反码 + 1”的定义，把减数变为补码，

$$1100 + 1 = 1101$$

把此数再和被减数相加：

$$\begin{array}{r} 0110 \\ + 1101 \\ \hline \boxed{1} \quad 0011 \end{array}$$

↓  
溢出

因为机器只作四位运算，最高位向上进位为第 5 位，此数自然溢出失掉，所以两数直接相减同把减数变成补码再和被减数相加，其结果是完全一样的。所以实现减法运算的问题，就变成如何把一个数变成补码的问题，即数字电路的变补运算。变补运算的原理框图如图 5-44 所示。

图中  $\frac{1}{2}\Sigma$  是半加器， $T_c$  是触发器。当  $X$  移位寄存器的数码移出时，都通过一个反

相器，全部成为反码，而且在变反码前将  $T_c$  置“1”，并和反码的最低位在半加器中相加，实现反码加1运算。这样通过半加器后就使  $X$  移位寄存器中的数码变为补码形式，此数再和被减数相加（相加原理见串行加法器部分），在  $F$  中寄存数就是两数之差。

### (3) “十翻二”运算

输入数码是二-十进制（即BCD码），而机器只能作二进制数运算，故必须把二-十进数转换成二进制数，这一转换过程叫“十翻二”。




图5-44 变补运算原理框图




图5-45 数码乘10运算原理图

在机器中如何实现“十翻二”运算呢？

我们知道，一个数  $A \times 10$ ，可改写成

$$A \times 10 = A \times (2 + 8) = A \times 2 + A \times 8$$

在二进制数中，某数乘2等于在数码后加一个“0”，乘8则是加三个“0”，这是因为在二进制中“2”的代码是10，所以当它和某数相乘时即在其后加“0”。在电路上，则是用在移位寄存器后加触发器来实现的，加一位“0”状态的触发器，就是加一位“0”，即乘2。因为乘2是加一位，而乘8等于 $\times 2 \times 2 \times 2$ ，所以要加三位触发器。乘10运算的原理见图5-45。

现举一例进一步说明“十翻二”运算原理。

设输入数为936

$$\begin{aligned} X = 936 &= 9 \times 100 + 3 \times 10 + 6 \\ &= (9 \times 10 + 3) \times 10 + 6 \\ &= [(0 \times 10 + 9) \times 10 + 3] \times 10 + 6 \end{aligned}$$

由上式可知，在运算时，先送高位数，再送低位数，且每送一个数进行一次乘10和




图5-46 加S运算原理框图

加  $S$  (送进  $S$  寄存器的各位数) 运算, 即先将寄存器原存数乘10, 然后加上送入数。这样送入三位数, 应进行三次乘加运算, 见图5-45、图5-46, 其运算步骤如下:

① 输入数据前, 将  $X$  寄存器、 $T_{c_1}$ 、 $T_{c_2}$ 、 $T_{c_3}$  清零。当数9(1001)送入  $S$  移位寄存器后, 开始乘10运算(即  $0 \times 10 = 0$ ), 结果为0。

② 乘10运算完成后, 就开始加  $S$  运算, 即

$$0 + 1001 = 1001 (0 + 9 = 9)$$

③ 当第2数“3”(0011)送入  $S$  后, 又进行乘10运算, 即

$$\begin{aligned} 1001 \times 1010 \\ = 1001 \times 10 + 1001 \times 1000 \\ = 1011010 (9 \times 10 = 90) \end{aligned}$$

④ 加  $S$  运算

$$1011010 + 0011 = 1011101 (90 + 3 = 93)$$

⑤ 当“6”(0110)送入  $S$  后, 又进行乘10运算, 即

$$\begin{aligned} 1011101 \times 1010 &= 1011101 \times 10 + 1011101 \times 1000 \\ &= 1110100010 (93 \times 10 = 930) \end{aligned}$$

⑥ 加  $S$  运算

$$\begin{aligned} 1110100010 + 0110 \\ = 1110101000 (930 + 6 = 936) \end{aligned}$$

至此, “十翻二”运算结束。

很明显, 把H390或CH2022用在这里都是利用了右移和置数功能。数码位数较多, 需把H390级联使用。对上述三种基本数字运算只讲了其原理框图, 要具体实现, 当然还得参考这些集成电路的性能指标和施加条件, 还得设计完整的控制电路, 按步就班发出相应指令, 令其完成预期功能。

## 5.6 四异或门——CH0683

### 一、特点

■ 2输入异或门当其输入信号不相等时, 总是给出逻辑“1”输出。

■ 可以实现多级连接。

■ 能对“1”信号或“0”信号进行检测和分离。

### 二、线路图、逻辑图和外引线功能端排列

见图5-47。

### 三、工作原理

由图5-47(a)可以看出, 异或门可以分解成三个门电路: 2输入端或非门, 如图5-48(a)所示; 2输入端与门, 如图5-48(b)所示; 输出或非门, 如图5-48(c)所示。图5-49为用这三个门组成的异或门逻辑结构图。当  $A = "0"$ 、 $B = "1"$  (或  $A = "1"$ ,  $B = "0"$ ) 时, 门  $M_1$  输出为“0”, 门  $M_2$  输出为“0”, 使门  $M_3$  输出为“1”。当  $A = "1"$ ,  $B = "1"$  时, 门  $M_1$  输出为“0”, 门  $M_2$  输出为“1”, 使门  $M_3$  输出为“0”。




图5-47 CH0683的线路图、逻辑图和外引线功能端排列图  
(a) 线路图(1 / 4); (b) 逻辑图; (c) 外引线功能端排列图。




图5-48 简化门等效线路图  
(a) 输入或非门; (b) 简化与门; (c) 输出或非门。

表5-29 异或门功能表

输入		输出
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0




图5-49 异或门逻辑结构图




图5-50 异或门工作波形图

当  $A = "0"$ ,  $B = "0"$  时, 门  $M_1$  输出为 “1”,  $M_2$  输出为 “0”, 使  $M_3$  输出为 “0”。据此可以将异或门逻辑功能归纳如表 5-29 所示。图 5-50 为异或门的工作波形图。

#### 四、电参数 (表5-30)

表5-30 CH0683电参数

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	输入高电平电流	$I_{IH}$	$\leq 6$	$\mu\text{A}$	$V_{CC} = 15\text{ V}$ , 被测输入端接 $V_I = 16.5\text{ V}$ , 其余输入端接地, 输出端开路
	输入低电平电流	$I_{IL}$	$\leq 2.8$	$\text{mA}$	$V_{CC} = 16.5\text{ V}$ , 被测输入端接 $V_I = 1.5\text{ V}$ , 其余输入端接 $V_{CC}$ , 输出端开路
	输出高电平电压	$V_{OH}$	$\geq 11.5$	$\text{V}$	$V_{CC} = 13.5\text{ V}$ , $A$ 端 (或 $B$ 端) 接 $V_{IL} = 6.5\text{ V}$ , $B$ 端 (或 $A$ 端) 接 $V_{IH} = 9\text{ V}$ , $I_{OH} = 60\mu\text{A}$
	输出低电平电压	$V_{OL}$	$\leq 1.5$	$\text{V}$	$V_{CC} = 13.5\text{ V}$ , $I_{OL} = 14\text{mA}$ , ①输入端全部接 $V_{IL} = 6.5\text{ V}$ ; ②输入端全部接 $V_{IH} = 9\text{ V}$
	输出短路电流	$I_{OS}$	$4 \sim 12$	$\text{mA}$	$V_{CC} = 16.5\text{ V}$ , 一个输入端接地, 另一输入端悬空, 输出端接地
	高电平电源电流	$I_{CCH}$	$\leq 36$	$\text{mA}$	$V_{CC} = 16.5\text{ V}$ , 输入端全部接地, 输出端开路
	低电平电源电流	$I_{CCL}$	$\leq 28$	$\text{mA}$	$V_{CC} = 16.5\text{ V}$ , 输入端全部悬空, 输出端开路
交流 参数	传输延迟时间	$t_{PLH}$ $t_{PHL}$	$\leq 310$ $\leq 150$	$\text{ns}$	$V_{CC} = 15\text{ V}$ , 测试频率 $f = 500\text{kHz}$ , 脉宽 $t_W = 2\mu\text{s}$ , 经 CH2010 整形, 非被测输入端接地, $R_L = 1.5\text{k}\Omega$ , $C_L = 100\text{pF}$

#### 五、典型应用

##### 1. “异” 电路

异或门又称为“异”电路, 2 输入“异”电路在它的输入信号不相等时 ( $A = "1"$ ,  $B = "0"$ , 或  $A = "0"$ ,  $B = "1"$ ), 输出逻辑总是为 “1”。若要求构成 3 输入“异”电路, 可以将两个 2 输入“异”电路串联起来, 如图 5-51 所示。当三个输入信号中 “1”的个数为奇数时, 输出  $Y$  总是为 “1”。例如当  $A = "1"$ ,  $B = "0"$ ,  $C = "0"$  时, 门  $M_1$  输出为 “1”, 从而门  $M_2$  输出为 “1”。当  $A = "1"$ ,  $B = "1"$ ,  $C = "1"$  时, 门  $M_1$  输出为 “0”, 从而门  $M_2$  输出为 “1”。如果三个输入信号中 “1”的个数为偶数时, 输出总是为 “0”。




图5-51 3 输入“异”电路

用多个2输入“异”电路可以构成 $n$ 变量的“异”电路，级联方法如图5-52所示。图(a)为串级连接接方法，图(b)为串/并级联方法。这两种方法所需异电路数目相同，功能也相同，但图(b)有较快的传输延迟时间。




图5-52  $n$ 变量“异”电路

## 2. “同”电路

把2输入“异”电路的输出倒相，就能组成2输入“同”电路（又称为异或非门），详见图5-53。它表示两个输入信号相等时（ $A = 0$ ， $B = 0$ ，或 $A = 1$ ， $B = 1$ ），输出逻辑总是为“1”。表5-31为2输入“同”电路的功能表。

表5-31 2输入“同”电路功能表

$\frac{1}{4}$ CH0683	$\frac{1}{2}$ CH2008	输入		输出	
		A	B		Y
		0	0		1
		0	1		0
		1	0		0
		1	1		1

$Y = \overline{A \oplus B}$

图5-53 2输入“同”电路

用2输入“同”电路也可以构成 $n$ 变量的“同”电路，级联方法与 $n$ 变量“异”电路相同。在 $n$ 变量“同”电路中，如果有奇数个“1”输入信号，输出总是为“0”；反之，若输入信号中的“1”为偶数，输出总是为“1”。

## 3. 比较电路

在工业控制系统中，经常需要比较各种控制信号，例如：气体流量、重量、位移量、温度等是否与规定值相符合。采用异或门可以方便地组成各种“相等”和“不相等”比较电路。

### (1) 串行比较器

图5-54为用异或门及J-K触发器组成的串行比较器。这种比较器要求把两种比较信号分别存放在移位寄存器中，然后把它们一一对应地按时钟脉冲顺序送入比较器中进行比较。在比较时，首先对触发器复“0”，使触发器处于 $A = B$ 的状态，即 $\bar{Q} = 1$ 。




图5-54 串行比较器




图5-55 并行比较器

接着把要求比较的两种信号按时钟脉冲顺序地送到输入端  $A$ 、 $B$  上。当  $A$  和  $B$  信号相等时,  $J-K$  触发器输出  $\bar{Q}$  为 “1”,  $Q$  为 “0”, 若输入信号  $A$  和  $B$  不相等, 则使  $J-K$  触发器  $J=1$ ,  $K=0$ , 在时钟脉冲作用下, 触发器输出  $Q=1$ ,  $\bar{Q}=0$ , 即处于  $A \neq B$  的状态。例如两个 4 位二进制数码  $A_3A_2A_1A_0=0100$ ;  $B_3B_2B_1B_0=1100$ , 两数比较时, 在第一、二、三个时钟脉冲作用下, 比较器处于  $A=B$  状态, 在第四个时钟脉冲作用时, 由于  $A_3 \neq B_3$ , 因此比较器为  $A \neq B$  状态。

### (2) 并行比较器

图5-55为用异或门和门电路组成的非时钟四位并行比较器。当并行输入的两个 4 位二进制数码相等, 即  $A_3A_2A_1A_0=B_3B_2B_1B_0$  时, 输出为 “1”, 如果两个数码不相等时, 则输出为 “0”。

### 4. 数值比较电路

在工业自动控制设备中, 不论是开环系统还是闭环系统, 都需要对加工数据与执行数据进行比较来判断数值大小。例如

在制药厂里, 包装机向瓶中加药丸, 如果加进药丸数不足, 则继续向瓶中加, 如果加进数正好, 就要立刻停加, 如果超过, 则应发出校正信号。要完成这些比较过程, 就一定要用数值比较电路。图5-56为用异或门组成的数值比较电路。

要比较数据大小时, 首先将两个  $J-K$  触发器复 “0”, 使它们处于全 “0” 状态。接着将两个数据从移位寄存器中顺序移出, 依次送入输入端  $A$  和  $B$ 。先送入两个数据的最低位, 从最低位开始进行一一比较。当  $A_i=B_i$  时, 异或门输出为 “0”, 时钟  $CP$




图5-56 数值比较电路

到来时使两触发器保持原来状态。一旦出现某位不相等，异或门输出为“1”， $CP$ 使触发器Ⅱ置“1”表示两数不等，谁大谁小则由触发器Ⅰ的状态来表示，若 $A_i > B_i$ ，Ⅰ置“1”，反之Ⅰ置“0”。其比较结果如下表所示：

I	0	1	0
II	0	1	1
结果	$A = B$	$A > B$	$A < B$

### 5. 倍频电路

用异或门可以组成2倍频电路，如图5-57所示。输入信号频率为 $f$ 的矩形脉冲，经过积分电路，使信号波形前、后沿变差，如果选取适当数值的电阻和电容，则能实现2倍频输出，即输出信号频率为 $2f$ 的矩形脉冲。

如果把两个2倍频电路串接起来，就能组成4倍频电路，如图5-58所示。




图5-57 2倍频电路




图5-58 4倍频电路

把 $N$ 个2倍频电路串接起来，可以组成 $2N$ 倍频电路。但是这种电路的倍频频率上限远低于HTL电路的最高工作频率。

图5-59为脉冲占空比可调节的2倍频电路。这种电路只用一个电容 $C$ ，改变电容 $C$




图5-59 脉冲宽度可调的2倍频电路




图5-60 原码/反码选择器

的数值可以调节输出脉冲宽度。由于利用了两级倒相门的延迟时间，因此即使电容 C 的数值很小，也能实现 2 倍频。加大电容 C 数值，能获得较宽的脉冲输出，但 C 值不能太大，否则不能实现 2 倍频。

### 6. 原码/反码选择器

在工业控制系统中，常常要处理二进制数码及其反码，此时可以利用异或门组成原码/反码选择器，如图 5-60 所示。

当  $L = "0"$ ,  $M = "0"$  时，输出数据反码；当  $L = "0"$ ,  $M = "1"$  时，输出数据原码；如果  $L = "1"$ ,  $M = "0"$ ，输出为 “1”； $L = "1"$ ,  $M = "1"$ ，输出为 “0”。其功能归纳为表 5-32 所示。

表 5-32 数据原码/反码选择器功能表

数据输入	$L$	$M$	输出 Q
$D$	0	0	$\bar{D}$
$D$	0	1	$D$
$x$	1	0	1
$x$	1	1	0

注： $x$  为任意逻辑状态。

在实际使用时，要选择的数码远不止一位而是很多位。图 5-61 为四位原码/反码选择器的线路图，可以有四种状态选择：原码、反码、全 “1”、全 “0”。 $M$  控制端用两级倒相门，其目的是为了使  $M$  控制信号和  $L$  控制信号有相同的延迟时间，这样就能避免由于不同延迟时间所造成的差错。

### 7. 构成运算电路

在工业控制设备中，一般都不需要进行数字运算，因此国产 HTL 系列品种中就没有包括运算电路。但是在有些自动控制系统中有时也要进行简单的数字运算，在这种情况下，可以用异或门组成运算电路。




图 5-61 四位原码/反码选择器




图 5-62 半加器逻辑图


#### (1) 半加器和全加器

图 5-62 为用异或门组成的半加器逻辑图。在二进制进行加法运算时，一位数  $A$  和另一

位数  $B$  相加，结果有“和” ( $S$ ) 输出以及向高位的“进位” ( $\bar{C}$ ) 输出，其功能表如表 5-33 所列。

表 5-33 半加器功能表

输入		输出	
$A$	$B$	和 ( $S$ )	进位 ( $\bar{C}$ )
0	0	0	1
1	0	1	1
0	1	1	1
1	1	0	0



$$\begin{aligned} S_n &= A \oplus B \oplus C_n \\ C_{n+1} &= \overline{\overline{A_n} B_n (A_n \oplus B_n) C_n} \\ &= \overline{\overline{A_n} B_n} \cdot \overline{S_n} C_n \\ &= A_n B_n + S_n C_n \end{aligned}$$

图 5-63 全加器逻辑图

由表 5-33 可见，“和” ( $S$ ) 与异或门输出完全相同。为了使用方便，进位输出则由与非门进行倒相，产生倒相了的进位输出 ( $\bar{C}$ )。

用两个半加器可以组合成一个全加器，如图 5-63 所示。全加器除了一位数  $A_n$  和另一位数  $B_n$  相加外，还要对低位来的进位信号  $C_n$  相加，其相加结果是三个数相加之“和”  $S_n$ ，以及向高位的进位输出  $C_{n+1}$ 。表 5-34 为全加器功能表。

表 5-34 全加器功能表

输入			输出	
$A_n$	$B_n$	$C_n$	$S_n$	$C_{n+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

在实际使用时，要求将进位输出  $C_{n+1}$  倒相，这样就可以将全加器结构进一步简化，如图 5-64 所示。




图 5-64 实用全加器逻辑图




图 5-65 半减器逻辑图

## (2) 半减器和全减器

图 5-65 为半减器逻辑图。将一位数  $A$  (被减数) 和另一位数  $B$  (减数) 相减，相减结

果有“差”输出( $D$ )以及向高位的借位( $B_0$ )输出。表5-35为半减器功能表，“差”输出与异或门完全相同。为了组成全减器，要将借位输出 $B_0$ 倒相，使之成为 $\bar{B}_0 = \overline{AB}$ 。

用两个半减器可以组成全减器，如图5-66所示。全减器对一位数 $A_n$ (被减数)和另一位数 $B_n$ (减数)相减，还要和由低位来的借位 $B_{0(n-1)}$ 相减，其结果为三位数相减之差 $D_n$ ，以及向高位借位输出 $B_{0n}$ ，表5-36为全减器功能表。

表5-35 半减器功能表

输入		输出		
$A$	$B$	$D$	$B_0$	$\bar{B}_0$
0	0	0	0	1
0	1	1	1	0
1	0	1	1	0
1	1	0	0	1





图5-66 全减器逻辑图

表5-36 全减器功能表

输入			输出	
$B_{0(n-1)}$	$B_n$	$A_n$	$D_n$	$B_{0n}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	1	1
1	1	0	0	1
1	0	1	0	0
1	1	1	1	1

# HTL 集成电路综合应用



## 第六章 HTL集成电路应用指南

在前面五章中，已对HTL电路各品种的工作原理、电特性、测试方法和典型应用等作了简介。本章将重点介绍选用HTL电路组成系统时，在设计、调试中所遇到的一些问题及处理方法，以及当HTL电路和其它系列的逻辑电路混合使用时，所采用的接口方法。

### 6.1 HTL集成电路系统设计中的一些问题

#### 一、电参数表的使用

在电参数表中通常给出两类参数，一类是直流参数，包括电源电流  $I_{cc}$ 、输入高电平电流  $I_{IH}$ 、输入低电平电流  $I_{IL}$ 、输出高电平电压  $V_{OH}$  和输出低电平电压  $V_{OL}$  等；另一类是交流参数，诸如门电路及组合逻辑电路的延迟时间  $t_{pd}$ 、 $t_{PLH}$  及  $t_{PHL}$ 、触发器及时序电路的最高工作频率  $f_M$  等。

$I_{cc}$ ——电路工作时自身消耗的电源电流，它和电源电压  $V_{cc}$  的乘积即电路的功耗  $P$ ：

$$P = V_{cc} \cdot I_{cc}$$

这是考虑系统电源设计时的一个重要依据。在有些品种的参数表中， $I_{cc}$  还分为  $I_{ccl}$ 、 $I_{ccb}$ （两个不同输出状态下的电源电流），在设计电源时，需要依据  $I_{ccl}$  和  $I_{ccb}$  中较大值来考虑。

$I_{IH}$ ——电路输入端的反向漏电流。 $I_{IH}$  一般都远小于电参数表中列出的规范值。其数值大小由输入二极管的反向特性决定。

$I_{IL}$ ——电路输入端短路电流。它通常是输入端接地或接 1.5 V（模拟前级门的输出低电平电压）时流出的电流，数值由电路内部电阻大小决定。

$V_{OL}$ ——等于电路输出晶体管的饱和压降。其数值与电路输出端所吸收的由外注入的电流值有关，所以测试  $V_{OL}$  时要对输出端灌入一定电流  $I_{OL}$ （负载电流）。 $V_{OL}$  数值的大小表明了该电路低电平输出时的“扇出”能力——即它能驱动同类电路的数目。当电路输出为低电平时，则被驱动的同类电路将通过输入端灌入电流（即注入  $I_{IL}$ ），例如同类电路的  $I_{IL}=1.6\text{mA}$ ，当  $I_{OL}=12.8\text{mA}$  时，则有

$$\frac{I_{OL}}{I_{IL}} = \frac{12.8}{1.6} = 8$$

即可驱动同类电路 8 个。若驱动数超过 8，则该电路的  $V_{OL}$  将升高，甚至不能正常工作。

若需要驱动更多的同类电路，或者欲将该电路直接去点灯或驱动继电器，则可选用负载能力强的驱动器，如 H008、H009 等，其  $I_{OL}$  值大于 48 mA。

$V_{OH}$ ——输出晶体管截止时的输出电压。 $V_{OH}$  值与高电平输出负载电流  $I_{OH}$  有关。 $I_{OH}$  表示电路输出为  $V_{OH}$  时，允许由输出端流出的电流值。在驱动同类电路时，负载电流就是同类电路的输入端反向漏电流，即  $I_{IH}$ 。当  $I_{IH}=6\mu\text{A}$  时，若以驱动 8 个同类电路计算，则要求  $I_{OH}$  为

$$I_{OH} = -6 \times 8 = -48 \mu A$$

式中负号表示电流流出输出端。当  $I_{OH}$  超过指标时,  $V_{OH}$  就要下降。通常无源输出电路的  $I_{OH}$  值较小, 若加大, 则  $V_{OH}$  就明显地降低。而有源输出电路的  $I_{OH}$  值可达  $-200 \mu A$  以上。输出为集电极开路的驱动器, 若选用合适的电源负载电阻,  $I_{OH}$  达  $-750 \mu A$  以上时也能使  $V_{out}$  保持正常值。

通常所说的电路负载能力是指电路为低电平输出时的流入电流值  $I_{OL}$ ; 若指高电平输出时的  $I_{OH}$ , 则需要特别加以说明。

$V_i$ ——测试时加在输入端的输入电压值。测试不同参数时,  $V_i$  值不同, 如:

测  $V_{IL}$  时,  $V_i = 1.5 V$  (模拟前级门的输出低电平  $V_{OL}$ );

测  $I_{IH}$  时,  $V_i = 16.5 V$  (模拟前级门的输出高电平电压  $V_{OH}$  的最高拉偏值);

测  $V_{OL}$  及  $V_{OH}$  时,  $V_i = V_{IL} = 6.5 V$  及  $V_i = V_{IH} = 9 V$  (相当于在输入端上加电路的关门电平  $V_{off}$  及开门电平  $V_{on}$ )。

这样的输入条件保证了电路参数更接近实际使用的最恶劣条件, 并将测试方法规范化。

在应用交流参数  $t_{pd}$  (部标产品)、 $t_{PLH}$  及  $t_{PHL}$  (国标产品)、 $f_M$  时, 特别要注意负载条件, 因为参数表中列出的参数值都是在特定负载电流和负载电容的条件下测出的。部标产品一般负载条件为  $I_{OL} = 12.8 mA$ ,  $C_L = 21 pF$ , 此负载条件与实际使用条件不一致。如一个与非门电路驱动一个门电路时,  $I_{OL}$  为  $1.5 mA$ ,  $C_L$  为  $2.5 pF$ , 而满载条件为  $12.8 mA$  和  $21 pF$ 。但是, 当用一般示波器去观察电路输出波形时, 虽然  $I_{OL} \ll 12.8 mA$ , 可是  $C_L$  却远大于  $21 pF$  (因为一般示波器的探头输入电容就可达  $20 pF$ , 再加上印制线路板上的分布电容等, 这些因素都将直接影响输出脉冲的上升和下降沿, 对上升沿的影响尤其显著), 这样就使实际测得的  $t_{pd}$  和  $f_M$  往往和参数表中所列的数值不一致, 有时波形变得很坏、工作频率上不去。所以在系统设计时一般都要把速度和频率指标降低使用。

## 二、系统设计中的一些问题

### 1. 稳压电源

(1) 在实际工作中常遇到一个现象, 就是数字系统工作时其直流稳压供电电源并不呈现很好的直流特性, 而是脉动的或有尖峰的, 如图 6-1 所示。

这种脉动或尖峰的频率会和系统的时钟频率或某个节拍频率相一致形成干扰, 致使整个系统无法正常工作。造成这种现象的一个原因就是在设计稳压电源时对“动态内阻”注意不够, 或者没有很好检查这项指标。所谓“动态内阻”就是在输入电压和环境温度等保持不变的条件下, 输出电压  $V_o$  相对于输出电流  $I_o$  的变化率。它反映了输出电压在负载变化时的稳定能力。若以串联型稳压电源为例, 则“动态内阻”  $R_o$  有如下关系式:




图 6-1 直流稳压电源中的脉动及尖峰特性曲线

$$R_o = \frac{dV_o}{dI_o} \approx \frac{h_{ie} + R_s}{h_{fe} n K_o}$$

式中  $K_o$ ——采样电路中放大器的增益；

$n$ ——采样系数；

$h_{ie}$ 和 $h_{fe}$ ——调整管的输入阻抗和放大系数；

$R_s$ ——放大器内阻。

显然，提高采样放大器的增益和选用放大倍数大的调整管（或采用复合调整管），将有效地减小 $R_o$ 值。 $R_o$ 值小有利于克服上述现象。

(2) 消除由于电源阻抗（包括电源本身的输出阻抗和从电源到各电路的公共布线阻抗）带来干扰的另一个常用办法是，在各电路部分辅以“去耦”设计，即在各电路的电源线上连接高、低频滤波器（通常将一个电解电容和一个非电解电容并联使用）。电解电容的数值约在 $10\sim 50\mu F$ 范围，用以滤去低频干扰信号（如工频干扰等），但由于电解电容对高频信号及脉冲信号中的高频分量（如尖峰脉冲、浪涌等）呈现较大感抗，所以对这些高频干扰还需用非电解的电容与之滤波，其电容量 $C$ 可按下式考虑：

$$C = 1 / 3 R f$$

式中  $R$ ——供电线和印制板导线的特性阻抗；

$f$ ——高频滤波的上限频率；

$C$ ——数值一般约为 $0.1\sim 0.01\mu F$ 。

图 6-2 是一个常用的阻容去耦电路，它也有电源滤波作用。 $R$ 是去耦电阻， $R$ 大些，则退耦效果好些，但压降损失相应变大。若用晶体管去耦电路，则可以利用它动态阻抗大和静态阻抗小的特点，取得压降小、去耦好的效果。图 6-3 是晶体管去耦电路，电阻 $R$ 可用来调节晶体管 $C-E$ 间的压降，一般调至 3 V 左右即可，晶体管的选择则视供电电流和电源电压而定。




图 6-2 阻容去耦电路




图 6-3 晶体管去耦电路

图 6-4 是说明电容去耦作用的电源波形图。

(3) 电源设计中的另一个问题是供给整流电路的交流电压余量不足。当市电电压下降过多，以致超过稳压电源的设计限额时，使稳压电源的输出下降，并伴随着交流纹波增加，使电路受到纹波干扰，严重时甚至不能正常工作。直流电压的降低是容易检查的，但往往由于采用了稳压电源以后认为电压已经稳定，从而忽视了来自电源纹波的干扰因素。

图 6-5 说明了串联型稳压电源产生纹波干扰的原因。图 6-5(a) 是串联型稳压电源的简化图，图中 $U_A$ 是整流滤波后的直流电压， $U_O$ 是稳压电源的输出电压。在正常情




图6-4 经电容滤波的电源波形图

况下，如图 6-5 (b) 所示， $U_\lambda$ 总要比 $U_{\text{出}}$ 高几伏，这高出的几伏就是调整管 $T$ 集电极-发射极间的压降 $U_{CE}$ ，稳压电源就是靠调整 $U_{CE}$ 值来满足稳压输出的，即保持 $(U_\lambda - U_{CE})$ 为恒值。但是当交流电源电压下降， $U_\lambda$ 随着下降到图 6-5 (c) 的状态时， $U_{\text{出}}$ 就出现脉冲干扰，造成电路工作失常。稳压电源处于这种状态时，输出平均电压下降很少，用电表不易检查出来。即使发现输出平均电压有些下降，也往往归咎于稳压电源中的参数漂移，因而采取重新调整一下取样部分的分压电位器，使输出平均电压提高到额定值，可是这样做的结果将导致纹波的进一步加剧，如图 6-6 所示。





图6-5 串联型稳压电源的纹波干扰

(a) 电源简化图；(b) 电源正常输出图；(c) 电源受纹波干扰输出图。

图6-6 随着 $U_{\text{出}}$ 提高导致纹波加剧

解决这种问题的办法是在设计电源时尽可能根据当地供电情况及所用器件性能，给稳压电路以足够的余量，也就是增大 $U_{ce}$ 值以保证在一般情况下交流电源电压下降时不影响稳压电源的供电质量。当所设计系统耗用电流较大并具有三相供电条件时，可采用三相桥式整流的方案。三相桥式整流的纹波频率为市电电源频率的六倍，容易滤波，且三相桥式整流的纹波分量也比单相桥式电路小很多。

## 2. 接地

在1.2节中由HTL电路的抗干扰试验结果表明：HTL电路的地线抗干扰度，相对于其它途径的干扰来说，是个薄弱环节。处理不好，会在接地问题上引起内部反馈而使整个系统失效。所以要认真对待这个问题。

通常设备接地有两个目的：

- ① 为了安全（即所谓安全接地）。这时地电位必须是大地电位。
- ② 为了给信号电压提供一个基准电位，并给高频干扰电压提供低阻通路，即所谓工作接地。这时的“地”电位，根据设计要求，可以是大地电位，也可以不是大地电位。

如果安全地线和工作地线配合得不好，或者工作地线的接地方式处理不当，就会导致噪声耦合，并产生干扰，所以在电路设计时要对接地方式予以认真考虑。

在电子系统中的接地，不能沿用过去电气工作上以通路为目的的习惯接地法。因为电子系统中的“地”不仅是各级电路中电流的通路，而且是各级电路由于相互耦合而可能引起内部干扰的一个环节。因为各级电路的动态工作电流会在接地回路阻抗上产生压降，这种压降又会反馈到前级作为输入信号。当反馈量和反馈极性符合一定条件时，就会引起电路的不稳定或产生自激。这种现象在输入设备、检测装置等放大环节和单稳态电路等工作中更易出现。此外，由于各部分电路的地线阻抗不同，也能造成干扰。

要消除地线引起的干扰噪声，一方面应降低地线阻抗，如接地干线应尽量采用粗线（其直径应远大于根据在地线上流过的电流要求计算出来的数值）；在印制板上的地线部分也要尽可能扩大面积，或采取环抱接地等。

另一方面还要考虑合适的接地方式。

在电子设备中，安全接地一般都采用一点接地方式，而“工作接地”的方式有两种：一点接地和多点接地。

在高频工作情况下，地线阻抗随频率增加而增加。一段10cm长的导线，约有0.1 $\mu\text{H}$ 的电感；在频率为1.5MHz时就有约1Ω的阻抗；再加上各地线之间的杂散电感和分布电容的耦合，将使情况变得更复杂。所以一般总采用尽量缩短地线长度和减少地线阻抗的多点接地方法，用地线排（通常可用高频部分的屏蔽外壳代替）作地，各部分电路以最短距离就近接地，如图6-7所示。

在用HTL电路组成的电子设备中，通常工作频率不高。为了避免各种信号在地线上相互串扰，一般采用一点接地。

一点接地方式有两种：串联接地（共同接地）和并联接地（分别接地）。




图6-7 多点接地方式

### (1) 一点串联接地 (图 6-8)

图 6-8 中,  $R_1$ 、 $R_2$ 、 $R_3$  分别是各段地线电阻。显然  $A$ 、 $B$ 、 $C$  各点电位都不是零, 而且  $V_C > V_B > V_A$ , 特别是当各电路电平相差很多时, 各种地电流将对各电路产生干扰, 所以除非在电路比较简单, 或各电路电平相差不多时方采用这样的简单接地。

### (2) 并联一点接地 (图 6-9)

图 6-9 中, 显然, 各电路地电位只和本电路的电流和地线阻抗有关, 这对避免地电流的耦合和减少干扰噪声是有利的。所以在低频情况下, 这是一种实用的接地方式。

### (3) 串-并混合一点接地

从一个小范围内讲, 如在图 6-9 中, 它的每一个单元电路内部可能有很多接地点, 一般情况下这仍是串联一点接地, 但各单元电路之间是采用并联一点接地的。所以也可称它是串-并混合一点接地。

在一个大范围内, 对一个电子系统讲, 至少可把地线分成以下三类:

- ① 信号地线。指易受到感应干扰的低电平信号电路地线(如逻辑地线)。在这类地线内部, 当然还可以根据不同电路电平和抗干扰能力再分成若干组。
- ② 噪声地线。即具有大电流网络部件的地线。这属于高电平电路, 它能对其他电路造成干扰。如继电器地线、直流电机电枢回路的地线等。
- ③ 设备机壳地线。即连接各机柜的地线带。当使用交流电源时, 电网中线应与机壳地线连接。




图 6-8 一点串联接地




图 6-9 并联一点接地




图 6-10 串-并混合一点接地

这三类地线应汇合在一起, 然后一点接地, 如图 6-10 所示。

### 3. 长线传输的阻抗匹配

一般情况, 数字电路的连接最好采用尽可能短的线, 这样一方面可减少联线延迟; 另一方面, 如果线上的延迟远小于线上信号的上升与下降时间, 则不必考虑这些联线端接特性阻抗匹配问题。反之, 在不得不采用长线进行接线时, 一定要考虑端接特性阻抗匹配, 否则会由于波的反射, 使波形产生严重畸变, 影响整个系统的正常工作。

传输线不需进行阻抗匹配的最大允许长度可用下式表示:

$$l_{\max} = \frac{t_r \cdot V}{k}$$

式中,  $t_r$  是信号上升时间(单位为 s);  $V$  是信号传输速度( $V = 2 \times 10^8 \text{ m/s}$ );  $k$  是经

验常数，它和电路设计、连接方式有关，一般取  $k = 4$ 。 $t_r$  与传输线之间不需要进行阻抗匹配的最大允许长度的关系如表 6-1 所示。

表6-1  $t_r$ 与 $l_{max}$ 的关系

$t_r$ (ns)	1	5	10	20	200
$l_{max}$	5 cm	25cm	50cm	1.0 m	10m

由表可见，对某些速度较高的电路 ( $t_r < 20\text{ ns}$ )，长线匹配是个大问题，因其允许的  $l_{max}$  值较小。而对 HTL 电路说来， $t_r$  约在 200ns 左右，则  $l_{max} = 10\text{ m}$ 。这样一个值，除了少数庞大的电子系统或进行远距离控制的设备有可能超过，必须考虑阻抗匹配外，对一般设备来讲，不必考虑其匹配问题，这也是 HTL 在使用上的一个优点。但是在实际工作中发现，当连线长度还不到 10m 时（仅长几米），其传输的脉冲信号有时就出现毛刺、过冲、振荡等等，影响系统的正常工作。这是由于外界电磁场干扰，或在机内连线中有邻近的信号线，通过分布电感或分布电容产生的串扰而引起的。所以在 HTL 系统中，虽然允许在连线长度小于 10m 的情况下可不必考虑长线匹配问题，但当连线用得较长时（具体长度由设备所处的环境和机内布线情况等有关因素决定），为了保证信号不受外界干扰，同时在导线上有较好的传输质量，用双绞线传输信号还是很必要的。

### 三、系统调试中的一些问题

#### 1. 直流参数合格但功能不好

一般 HTL 电路产品的直流参数测试是在特定状态下进行的，并且一般参数都有一定余量，但不能保证电路功能一定正常，因此用户在用 HTL 集成电路装印制版之前应逐个进行功能检查，如发现功能不好的电路要立即挑出。

#### 2. 高温性能差

国产 HTL 电路大多数是部标Ⅲ类产品，Ⅲ类产品在集成电路生产厂是不进行高温测试的，高温老化前后的参数测试也是在常温下进行。因此用户在组装设备时，对单元、部件调试都是完好的，装入整机时也是完好的，但工作一段时间或气温较高时就出现失误，停机后再开机又恢复正常。这种现象通常是由于设备开机工作后，机内温度升高，个别元件高温性能差造成的。为此，对 HTL 电路在高温下的功能及参数必须予以充分重视。最好采用国标产品或Ⅱ类产品，能确保高温性能好。

#### 3. 在电源拉偏条件下工作不正常

有少数 HTL 电路，当电源偏离规定工作电压（主要是上偏）时就不能正常工作。这是由于电路内部的晶体管，特别是输出管的击穿性能不好，或器件性能偏离设计值过大造成的。这种情况对部标Ⅲ类产品出现的机会比较多，而国标产品或Ⅱ类产品就基本上不出现。对于使用Ⅲ类产品的用户，若要对每一块电路进行温度和电源拉偏测试则是很麻烦的，但若在调试单元插件板时来做这两项检查就方便得多。具体办法是，首先按该插件板的逻辑功能在正常条件下进行调试，接着把电源拉偏 10%（即 13.5V 和 16.5V），再检查该板的功能。若通不过，则要按一般调试方法找出有缺陷的 HTL 电路，待正常后，把电源回复到 15V，再施加高温检查功能。加温办法是，先用烘箱对整个单元加温，若有问题，再将单元板插在调试台上，用热吹风对电路逐个加温，同时观察功能，即可

方便地找出不合格电路。大量实践表明，经过这种调试，再调整机就容易多了，电路的可靠性、稳定性也提高很多。

#### 4. 改变电平方法

在逻辑电路的调试中，有时为了验证某个功能或寻找问题，要置某点于“0”（或“1”）电平，此时不能草率地将该点接地（或接电源），因为这点与前级输出端相连接，为了改变该点逻辑电平而去接地或接电源，都有可能因此而将前级电路损坏。

HTL电路的输出电路一般为两种形式，如图6-11所示。




图6-11 HTL电路输出电路图

(a) 无源输出电路；(b) 有源输出电路。

显然，当输出为低电平时， $T_1$ 、 $T_2$ 处于饱和状态 ( $T_3$ 处于截止状态)，此时若直接将 $Y$ 置于电源电位 $V_{cc}$ ，则将有非常大的电流注入 $T_1$ （或 $T_2$ ），此电流值将远远超过电路设计值，就有可能烧毁 $T_1$ （或 $T_2$ ）管。如果输出为高电平，则 $T_1$ 、 $T_2$ 管截止，而 $T_3$ 管导通，此时若直接置 $Y$ 点于地电位，则对上述两种输出电路情况，其结果是不相同的。对无源输出电路，因为其集电极有一较大阻值的电阻（约 $10k\Omega$ ）， $Y_1$ 接地产生的电流 $I$ 为

$$I = \frac{V_{cc}}{10k\Omega} = \frac{15V}{10k\Omega} = 1.5mA$$

此电流值是允许的，不会损坏电路。但对有源输出电路，输出高电平时， $T_3$ 管是导通的，若此时 $Y_2$ 接地，则将有约 $15mA$ 电流流过 $1k\Omega$ 电阻和 $T_3$ 管，此值已超过设计值，就可能烧毁射极输出管。

由此可知，在调试HTL电路组成的整机或单元电路时，若要求改变某点逻辑电平，不要以电源和地来作为“1”、“0”信号（除非该点是未和其它电路相接的输入端），若属必需，则应串以电阻进行限流保护，否则很容易烧毁电路。

对于有源输出电路，另一个需要注意的问题是测“0”。因为有源电路输出低电平时， $T_2$ 饱和， $T_3$ 截止，由于在 $T_2$ 和 $Y_2$ 之间还有一个反接的二极管，所以 $Y_2$ 此时没有输出电流能力。在使用万用表等测量工具时，就不能分清“0”状态和开路。因为用万用表测量某点电位时是要从该点分去一部分电流的。此时若在电源和 $Y_2$ 之间再接入一个电阻（如 $10k\Omega$ ），就能测到真正的输出低电平值。

#### 6.2 HTL集成电路与其它逻辑系统的接口应用

在工业自动控制设备中往往需要将多种不同的逻辑系统互连使用。例如要求系统提

供大功率输出，或者要求驱动高压负载回路时，就要同外加晶体管电路互连；为了获得多种功能，就要同数据处理系统或者微型计算机系统互连；当要求减少系统体积和重量、降低功耗时，就要同MOS电路混合使用。通常HTL电路都不能直接同其它逻辑系统接口，必须使用合适的电平转换器对系统之间所传输的信号进行处理，使信号电平和电流驱动能力适应各种逻辑系统要求。

### 一、HTL电路驱动n-p-n晶体管

HTL电路通过外接的基极电阻 $R$ 和6.5V稳压二极管 $D_2$ 驱动n-p-n晶体管电路，如图6-12所示。当HTL电路输出为高电平时，通过 $R$ 对晶体管基极提供注入电流，使晶体管导通饱和。HTL电路的输出低电平电压为1.5V左右，因此必须加接一个6.5V的稳压二极管，以提高晶体管的正向导通电压。在这种情况下，HTL输出高电平电压可以使晶体管 $T$ 导通饱和，但HTL输出低电平电压却不能使 $T$ 导通，因而 $T$ 处于截止状态。外接电阻 $R$ 的最小数值由下式求出：

$$R = \frac{V_{OH} - V_{DZ} - V_{BES}}{I_{OH}} \quad (6-1)$$

式中， $V_{OH}$ 为HTL输出高电平电压( $V_{OH}=11.5V$ )； $V_{DZ}=6.5V$ ； $V_{BES}=0.8V$ ； $I_{OH}$ 为输出高电平负载电流( $I_{OH}=2mA$ )。

将以上各项数值代入式(6-1)，得

$$R \approx 2k\Omega$$

图6-12中电容 $C$ 为加速电容器，可以加速晶体管的开关过程。其数值不宜过大，一般取值以100pF左右为宜。

### 二、HTL电路驱动p-n-p晶体管

图6-13为HTL驱动p-n-p晶体管电路的原理图。当HTL驱动p-n-p晶体管 $T$ 的基极电压 $V_B$ 为正值，p-n-p晶体管 $T$ 处于截止状态。图中 $(R_1+R_2)$ 最小数值 $(R_1+R_2)_{min}$ 由下式决定：

$$(R_1+R_2)_{min} = \frac{V_{OH} - (-E_c)}{I_{OH}} \quad (6-2)$$

式中，若设 $-E_c=-12V$ ，代入式(6-2)，则有

$$(R_1+R_2)_{min} = \frac{11.5V + 12V}{2 \times 10^{-3}A}$$

如果粗略设定 $B$ 点电压为0V，则可以计算出 $R_1$ 为

$$R_1 = \frac{V_{OH} - V_B}{I_{OH}} \approx 5.8k\Omega$$

由此求出 $R_2=6.0k\Omega$ 。




图6-12 HTL电路驱动n-p-n晶体管




图6-13 HTL电路驱动p-n-p晶体管

当HTL电路输出为低电平时，即使 $V_{OL}=1.5\text{ V}$ ，也能确保p-n-p晶体管基极电压 $V_B$ 为负值，并使p-n-p晶体管处于饱和导通状态。

### 三、n-p-n晶体管电路驱动HTL电路

工作电压为 $12\sim 15\text{ V}$ 的晶体管电路可以直接驱动HTL电路，一般都可以驱动 $10\sim 30$ 个HTL电路。工作电压高于 $16\text{ V}$ 的晶体管电路，其输出电压必须经分压器降低高电平电压后才能驱动HTL电路，如图6-14所示。图中 $R_1$ 和 $R_2$ 组成分压器，当晶体管 $T$ 的集电极输出为高电平电压时，当晶体管 $T$ 的集电极输出为高电平电压时， $A$ 点电压接近 $E_c$ 值， $B$ 点电压由 $R_1$ 和 $R_2$ 决定（要求 $B$ 点电压值在 $11.5\text{ V}\sim 15\text{ V}$ 之间）。当晶体管导通时， $A$ 点电压为 $0.2\text{ V}$ ，要求 $B$ 点电压低于 $1.5\text{ V}$ 。在 $R_1$ 上并接一个硅二极管 $D$ 之后，可以确保HTL电路的输入低电平电压低于 $1\text{ V}$ ，使HTL电路稳定可靠地工作，此时即使 $R_1$ 和 $R_2$ 取值很大，HTL的输入低电平电流仍然能通过二极管 $D$ 流入晶体管 $T$ 的集电极。当晶体管电路驱动很多HTL电路时， $R_1$ 和 $R_2$ 应取较小数值。




图6-14 n-p-n晶体管电路驱动HTL电路

### 四、p-n-p晶体管电路驱动HTL电路

工作电压为 $-E_c$ 的晶体管电路可以采用图6-15所示电路驱动HTL电路。当p-n-p




图6-15 p-n-p晶体管电路驱动HTL电路

晶体管 $T_1$ 截止时， $A$ 点电压为 $-E_c$ ， $B$ 点电压为负值，此时n-p-n晶体管 $T_2$ 处于截止状态，HTL电路输入电压接近 $15\text{ V}$ 。当p-n-p晶体管 $T_1$ 导通时， $A$ 点电压为 $-0.2\text{ V}$ ，因此 $B$ 点电压为正值，n-p-n晶体管 $T_2$ 导通饱和，HTL输入低电平电压为 $0.2\text{ V}$ 。

图中二极管 $D$ 起箝位作用。当 $A$ 点电压为 $-E_c$ 时， $B$ 点电压被二极管箝位到 $-0.7\text{ V}$ ，使晶体管 $T_2$ 处于较浅截止状态，有利于 $T_2$ 从截止状态更快地转换到导通状态。

### 五、HTL→TTL电平转换电路

用HTL→TTL电平转换器CH2016可以很方便地将HTL输出电平转换成TTL输入电平。此外，集电极开路输出的HTL电路也可以直接驱动TTL电路。如果要求HTL电路驱动大量的TTL电路，就必须使用晶体管电路。如图6-16所示，采用中功率开关晶体管 $T_2$ ，可以驱动100个TTL标准负载门电路。当HTL输出为高电平时，晶体管 $T_1$ 导通，并对晶体管 $T_2$ 提供较大基极注入电流，使 $T_2$ 导通饱和， $T_2$ 集电极电压为 $0.3\text{ V}$ 。当HTL输出为低电平时， $T_1$ 和 $T_2$ 均不导通， $T_2$ 集电极电压稍低于 $5\text{ V}$ 。 $R_4$ 为 $T_2$ 的基极泄放电阻，




图6-16 HTL→TTL电平转换电路

可以加快 $T_2$ 的截止过程，使TTL的输入脉冲信号波形有较为陡直的上升沿。

### 六、TTL→HTL电平转换电路

用TTL→HTL电平转换器CH2017能很方便地将TTL输出电平转换成HTL输入电平。采用输出耐压高于15 V的集电极开路的TTL电路，可以直接驱动HTL电路。如果要求驱动很多HTL电路，则应采用晶体管电路，如图6-17所示。图中除了电阻取值有所改变外，电路的工作过程与图6-16完全相同。





图6-17 TTL→HTL电平转换电路

### 七、HTL→PMOS电平转换电路

PMOS电路的工作电源电压通常为-24 V，也有用-20 V的。此时PMOS电路的输入电压不得高于+0.3 V，否则将损坏PMOS电路。PMOS电路要求输入高电平高于-3 V，输入低电平低于-9 V。图6-18所示电路可以将HTL输出电平转换成符合PMOS要求的输入电平，当HTL输出为高电平时通过 $R_1$ 和 $R_2$ 分压电阻可以使B点电压为正值，P-N-P晶体管T处于截止状态，集电极输出电压约为-24 V。当HTL输出为低电平时，B点电压为负值，晶体管T导通，集电极输出电压为-0.2 V。 $R_1$ 和 $R_2$ 的计算方法可参照式(6-2)。

图6-18 HTL→PMOS (-24 V电源电压)  
电平转换电路

如果PMOS电路采用 $+12V$ 和 $-12V$ 两组电源，则此时要求输入电压最高不得超过 $12.3V$ ，但是输入高电平电压必须高于 $9V$ ，输入低电平电压必须低于 $3V$ 。图6-19所示电路可以将HTL输出电平转换成PMOS的输入电平。当HTL输出高电平时，晶体管T导通，集电极输出电压为 $0.2V$ 。当HTL输出低电平时，晶体管T截止，PMOS输入电平电压比 $+12V$ 稍低一些。

此外，输出为集电极开路的HTL电路也可以直接驱动PMOS电路，如图6-20所示。当HTL电路输出为高电平时，PMOS输入电压稍低于 $+12V$ ；HTL输出为低电平时，PMOS输入电压低于 $1V$ 。




图6-19 HTL→PMOS ( $\pm 12V$ 电源) 电平转移电路




图6-20 集电极开路HTL电路驱动PMOS电路

### 八、PMOS→HTL电平转换电路

工作电源电压为 $-24V$ 的PMOS电路，其输出低电平电压为 $-12V$ ，输出高电平电压为 $-2V$ ，负载电流为微安数量级，不可能直接去驱动HTL电路，必须用图6-21所示电平转换电路。当PMOS输出电压为 $-2V$ 时， $A$ 点总电压为 $+0.1V$ 。由于 $R_1$ 和 $R_2$ 分压作用， $B$ 点总电压将高于 $+0.7V$ ，晶体管T导通饱和，HTL输入电压为 $0.2V$ 。当PMOS输出电压为 $-12V$ 时，通过 $R_1$ 和 $R_2$ 分压后， $B$ 点电压为负值，此时晶体管T截止，HTL




图6-21 PMOS→HTL电平转换电路




图6-22 PMOS ( $\pm 12V$ 电源) →HTL电平转换电路

输入电压为 $15V$ 。图6-21中 $D_1$ 、 $D_2$ 、 $D_3$ 为电平转移二极管。当PMOS输出电压为 $-2V$ 时，保证 $A$ 点总电压为正值。二极管 $D_4$ 起箝位作用。当PMOS输出电压为 $-12V$ 时， $A$

点电压为 $-9.9\text{ V}$ ，此时， $B$ 点电压被二极管 $D_4$ 箝位到 $-0.7\text{ V}$ ，使晶体管 $T$ 处于较浅截止状态。

对于采用 $+12\text{ V}$ 和 $-12\text{ V}$ 两组工作电源电压的PMOS电路，其输出高电平电压为 $+10\text{ V}$ ，输出低电平电压为 $0\text{ V}$ ，此时采用图6-22所示电路进行电平转换。当PMOS输出电压为 $0\text{ V}$ 时，晶体管 $T_1$ 处于截止状态，晶体管 $T_2$ 处于导通饱和状态，HTL输入电压为 $0.2\text{ V}$ 。当PMOS输出电压为 $+10\text{ V}$ 时，通过 $R_1$ 对晶体管 $T_1$ 提供基极注入电流（此电流为微安数量级），使晶体管 $T_1$ 导通饱和， $T_2$ 截止，HTL输入电压为 $15\text{ V}$ 。

### 九、HTL $\rightarrow$ NMOS电平转换电路

硅栅NMOS电路的输入高电平电压为 $2.4\text{ V} \sim 5.5\text{ V}$ ，输入低电平电压为 $-1.0\text{ V} \sim 0.6\text{ V}$ ，因此可用HTL $\rightarrow$ TTL电平转换电路作为HTL $\rightarrow$ NMOS电平转换电路。

### 十、NMOS $\rightarrow$ HTL电平转换电路

NMOS电路的输出高电平电压为 $2.4\text{ V} \sim 5.5\text{ V}$ ，输出低电平电压为 $0 \sim 0.45\text{ V}$ ，负载电流约为 $2\text{ mA}$ ，这样就可以用TTL $\rightarrow$ HTL电平转换电路作为NMOS $\rightarrow$ HTL电平转换电路。

### 十一、HTL $\rightarrow$ CMOS电平转换电路

CMOS电路的工作电源电压可以从 $3\text{ V}$ 变到 $18\text{ V}$ 。工作电源电压为 $15\text{ V}$ 的CMOS电路，其输入高电平电压为 $9\text{ V} \sim 15\text{ V}$ ，输入低电平电压为 $0 \sim 6\text{ V}$ ，因此可以使用HTL电路直接驱动CMOS电路。




图6-23 集电极开路输出的HTL电路驱动CMOS电路（a）与HTL无源输出与非门驱动CMOS电路（b）

当CMOS电路的工作电压与HTL电路不相同时，可以采用集电极开路的HTL电路来驱动CMOS电路，如图6-23（a）所示。其中 $R$ 取值不能太大，以 $5\text{ k}\Omega \sim 10\text{ k}\Omega$ 为宜。如果 $R$ 取值过大，将使HTL输出脉冲波形的上升沿变差，若信号源重复频率较高，就会形成输出锯齿波脉冲，使CMOS电路不能正常工作。

也可以用HTL无源输出与非门来驱动CMOS电路，如图6-23（b）所示。其中二极管 $D$ 起箝位作用，使HTL输出高电平适合于CMOS输入电平的要求。

一般HTL电路必须通过晶体管电路才能驱动CMOS电路，如图6-24所示。其中 $R_2$




图6-24 HTL→CMOS电平转换电路

为基极泄放电阻，对晶体管  $T$  截止过程起加速作用。 $R_2$  数值不宜过大，否则影响电路开关速度，一般取值为  $5\text{k}\Omega \sim 10\text{k}\Omega$ 。

HTL 电路通过长线驱动 CMOS 电路时，为防止 CMOS 电路损坏，必须在 CMOS 电路的输入端上串接一个限流电阻，其值由 CMOS 的工作电源电压决定。当电源电压为  $3\text{V} \sim 18\text{V}$  时，电阻取值  $3\text{k}\Omega \sim 18\text{k}\Omega$ 。

## 十二、CMOS→HTL 电平转换电路

工作电源电压为  $15\text{V}$  的 CMOS 缓冲器（即功率门）可以不加任何元件而直接驱动 HTL 电路。一般 CMOS 电路的工作电压  $V_{DD}$  为  $3\text{V} \sim 18\text{V}$ ，其输出高电平电压比工作电源电压  $V_{DD}$  稍许降低一些，输出电平电压为  $0.5\text{V}$  时负载电源为  $0.3\text{mA}$ ，因此必须通过晶体管电路方能驱动 HTL 电路，如图 6-25 所示。 $R_1$  数值为  $10\text{k}\Omega \sim 50\text{k}\Omega$ 。这种电平转换电路可以驱动 10 个 HTL 电路。

当 HTL 电路同各种 MOS 电路互连时，对 MOS 电路的处理必须遵照 MOS 电路的使用方法和注意事项。除此以外，在系统开始工作时，必须首先接通 MOS 电路的电源电压，然后再接通 HTL 的工作电源电压。在停止工作时，应该先使 HTL 电路断电，继之再使 MOS 电路断电。否则必定导致 MOS 电路损坏。




图6-25 CMOS→HTL电平转换电路

# 第七章 综合应用

## 7.1 通用程序控制器

控制器采用HTL集成电路，共有21个程序、21个输入点和18个输出点，可满足一般较复杂的组合机床自动电气控制的需要。本控制器曾应用于十几台单机，实践证明性能良好。

### 一、结构框图

图7-1为程序控制器框图。控制器的核心部分是一个步进器，在步进器的指挥下，通过“输出矩阵”按事先编好的程序控制机床执行动作。为了保证机床可靠、安全地工作，“输出放大”部分不仅接收来自“输出矩阵”的信号，而且还接收来自“联锁矩阵”的信号。输出矩阵由所编程序决定执行电器在哪些程序动作，而联锁矩阵由所编程序决定执行某一动作必须满足的联锁条件。只有当输出矩阵和联锁矩阵同时满足条件时，执行电器才能动作。步进器的步进控制来自矩阵，在输入矩阵中编程，决定步进器每向前步进一步需要满足的条件。生产现场的信号通过“输入板”以后再进入输入矩阵。在输入板上，可对来自生产现场的信号作抗干扰处理，在需要时，还可在输入板上将输入信号反相。延时控制由“输出矩阵”编程返回“输入矩阵”。为编程方便，控制器中还设有“跳选”、“置数”等环节，以便用简单的方法实现程序分支、合拢、跳跃、故障检测、报警和停电回忆等功能。




图7-1 程序控制器框图

“手动置数”可使机床从任何一个中间程序开始工作。

“手动调整”可分别控制每一个执行机构动作。

合上电源时，全机自动清零。自动循环时由输出矩阵取出加工结束信号返回启动环节，重新启动工作。控制步进线的电平（高或低），可使步进器工作于“连续步进”和“断续步进”两种状态。

## 二、各部件的工作原理

控制器采用 HTL 电路，逻辑操作采用电平触发而尽可能避免脉冲触发；采用积分电路而尽可能避免微分电路。这样设计的目的是着眼于提高控制器的抗干扰能力，从而使电器的安装和接线简便。本控制器允许柜外强弱电联线从同一套管通过。

### 1. 步进器

步进器是本机核心，由三块相同的步进板组成。每块板有七步，共计二十一步，组成一个环形分配器。图 7-2 是单块步进板的原理图。




图 7-2 步进器简化原理图

由图可见，每一步都是由一个带导引门的  $R-S$  触发器构成。步进器从第  $n-1$  步进入第  $n$  步的条件是

$$P_n = BJ \cdot Y_{n-1} \cdot Q_{n-1} \cdot P_{n+1} \cdot N_{n-1}$$

当步进板连续工作时，步进控制线  $BJ$  为高电平。 $Y_n$  来自“输入矩阵”，当转入第  $n$  步时， $Y_n$  为高电平。 $Q_{n-1}$  是预备条件，保证在  $(n-1)$  步执行以后才能转入第  $n$  步。 $P_{n+1}$  是撤消线，保证在  $(n+1)$  步时撤消第  $n$  步。 $N_{n-1}$  是阻塞线，如果没有  $N_{n-1}$  线，则步进器撤消前一步和预备下一步是同时进行的。当存在多个连续的  $Y$  时，步进器就可能在没有撤消前一步的情况下又向下一步转移，使步进器工作失常。 $N_{n-1}$  条件就从逻辑上保证步进器必须撤消前一步，才能满足下一步的转移。所以只有当五个条件全具备时，引导门才打开，由  $n-1$  步转入  $n$  步。但是， $Q_{n-1}$ 、 $P_{n+1}$ 、 $N_{n-1}$  这三项是相邻触发器的联锁保证条件，只要器件工作正常，其条件是始终满足的。当  $BJ=1$  时能否转入第  $n$  步，实际就决定于  $Y_n$ ，所以输入矩阵给出  $Y_n$ ，步进器就按规律输出  $P_n$ 。

为了提高步进器的抗干扰能力，在每个引导门和组成  $R-S$  触发器的门的扩展端分别连接  $0.22\mu F$  和  $0.047\mu F$  的电容，如图 7-3 所示。




图7-3 加电容提高抗干扰能力

为置数、跳选等编程方便，每个 $R-S$ 触发器均引出 $S_n$ 端供置数用； $R$ 是步进器总清零。每步还有 $R_n$ ，需要时也可引出。

## 2. 输入矩阵、输出矩阵和联锁矩阵

这三个矩阵作用不同，但形式是一样的，是由 $24 \times 20$ 的二极管矩阵板组成。

图7-4 (a)、(b)、(c) 分别是它们的简化原理图。




图7-4 矩阵原理图  
(a) 输出矩阵；(b) 输入矩阵；(c) 联锁矩阵。

图7-4 (a) 是输出矩阵，其中 $P$ 来自步进器输出，总共 21 点 ( $P_1 \sim P_{21}$ )； $H$ 是矩阵输出线，共 40 条 ( $H_1 \sim H_{40}$ )。步进指令  $P$  和矩阵输出  $H$  的关系由图设置的二极管可知：

$$H_1 = P_1 \cdot P_2 \cdot P_4$$

根据摩根定理得

$$\bar{H}_1 = \bar{P}_1 + \bar{P}_2 + \bar{P}_4$$

即若  $P$  端用“0”输入， $H$  端以“0”输出，则本矩阵是一个“或”分配器， $P_1$  或  $P_2$  或  $P_4$  为“0”， $H_1$  就为“0”。同理可写出  $\bar{H}_2 = \bar{P}_3 + \bar{P}_4$  以及其他需要的输出（按要求设置适当的二极管即可）。

图7-4(b) 是输入矩阵示意图，其中  $X$  来自输入板的输入信息（如行程开关、继电

器等），有 $X_1$ 到 $X_{21}$ 个。 $Y$ 是输出到步进器去的转入相应程序的条件，有20条， $Y_2 \sim Y_{21}$ 。由图知，两者关系为

$$Y_2 = X_1 \cdot X_3 \cdot X_5$$

步进器要求 $Y$ 为“1”时工作，只有 $X_1$ 、 $X_3$ 、 $X_5$ 全高时， $Y_2$ 才高，所以此矩阵是个可选择与门。

图7-4(c)是联锁矩阵原理图，其中 $X$ 同样是输入信号，来自输入板，有 $X_1 \sim X_{20}$ 个。 $Y_{22} \sim Y_{24}$ 是全机用的联锁信号，由编程决定各动作需要满足的条件，当条件全满足时， $Y$ 线为“1”，所以它的逻辑关系亦为

$$Y_{22} = X_1 \cdot X_3$$

$$Y_{23} = X_2$$

还有“置数矩阵”，它的工作原理和上述矩阵是一样的，它把要置数的条件作为矩阵输入，而把输出接到步进器的 $S_n$ 端，根据不同要求，用二极管和条件接通，实现置数。从方框图上知，启动、清零、跳选、自动循环等也是通过这矩阵和步进器发生联系的，其原理是一样的。显然，“置数矩阵”是为了使编程灵活，以便适应不同要求的机床工作而设置的。

### 3. 放大器板

放大器板由十八个放大器组成，其功能是把控制器输出信号（来自输出矩阵）进行功率放大，以驱动执行元件。其

原理图如图7-5所示（图中只给出单个放大器，以驱动 $J_1$ 为例），显然有如下关系：

$$J_1 = (\bar{H}_1 + \bar{F}_{r1}) Y_{s1}$$

即只有当自动信号 $H_1$ 为“0”或手动信号 $F_{r1}$ 为“0”，再加上 $Y_{s1}$ 为“1”时（ $Y_{s1}$ 来自联锁矩阵），继电器 $J_1$ 才通电工作。图中稳压二极管 $D$ 、电容 $C$ 和电阻 $R$ 都是为了加强放大电路的抗干扰能力而设置的。




图7-5 放大器原理图

图中信号灯 $XDX_1$ 的连接方法有两个优点，一是当3DG12刚导通时，灯的冷阻很小，电源电压绝大部分降于继电器，不影响其工作，继电器线圈是感性的，电流逐渐上升，灯泡渐渐变亮，避免了大电流冲击，有利于延长灯泡寿命。二是灯泡亮后，热阻较大，限制了电路中的电流，有利延长继电器的寿命，同时还减小了继电器的感生反压，并和并联于继电器线圈的续流二极管一起，保护3DG12免于被感生反向电压击穿。

### 三、整机的抗干扰试验

本机在线路设计时比较注重考虑了抗干扰问题，因而取得了较好的抗干扰性能，较好地通过了如下一些抗干扰试验。

#### 1. 控制器自检：

利用控制器二组延时，编制自循环程序，连续循环一百小时，并通过输出矩阵自检各组放大器、显示等部件。同时让在同一电柜中的多组交流接触器重复工作。试验结

果，机器没有发生误动作。

2. 控制12V机体双面钻孔机床自动循环，同时进行下述试验（在电柜和机床接线长5m情况下）：

(1) 将输入信号线和10kW交流电机接线绞合，重复启停电机，控制器不受影响，照常工作。

(2) 将输入信号线和交流380V、5kg电磁铁接线绞合，发现在交流电磁铁吸合和断开时，步进器失误。但在每块插件板上加接高低频滤波电容后，工作就正常了。

(3) 将输入信号线和直流24V、8kg电磁铁接线绞合，通断电磁铁，控制器正常工作。

(4) 在控制器同一电源母线上，继续进行电焊，控制器正常工作。

(5) 在车间内邻近的一条加工自动线（总功率为170kW）进行启停操作，控制器正常工作。

3. 在某厂一自动线上，用于控制十余台单机，进行自动循环切削加工，没有出现误动作。

## 7.2 在数控装置中的应用

数控机床控制系统一般分为两大类型，一类是点位、直线的控制系统；另一类是能进行直线、圆弧插补运算的控制系统。就这类控制系统结构来说，基本上由下述四部分组成：

1. 输入装置，其作用是将需要加工零件的工艺要求按一定的加工顺序编成控制程序，例如各坐标的移动方向、距离、速度以及刀具选择转位等，送入到控制机中，使控制器及运算器自动地工作。

2. 运算器，其作用是根据机床运动轨迹的要求进行各种运算，如插补运算、加减计数等。

3. 控制器，其作用是用来控制输入的启停和运算器进行各种数学运算，判断运算的结果以及发出各种指令，控制执行机构的动作。

4. 输出装置，其作用是把控制器及运算器工作的结果，通过执行机构，完成机床各坐标的运动。

对于具体的控制器来说，由于机床加工要求不同而有较大的差异。输入装置有采用光电输入机纸带输入的方式，也有采用拨码开关手动输入的方式。就运控部分来说，有采用比较简单的计数方式来完成点位控制的运控器结构，也有用数字乘法器的方式来完成直线插补的运控器结构，还有用逐点比较法来完成直线、圆弧插补的运控结构。对输出装置而言，有采用电磁执行机构控制交流电机或直流电机传动的系统，也有用小功率步进电机或功率较大用步进马达等伺服系统的。下面将分别介绍用HTL电路组成的有关线路。

### 一、拨码开关输入方式

用拨码开关输入的优点是简单、直观，可以省去纸带穿孔机及光电输入机等设备。同时由于拨码开关本身具有信息寄存的作用，因此控制机中的输入寄存器可以省略。它




图7-6 输入部分原理图

的缺点是程序容量小，不能加工过分复杂或程序很多的零件，另外控制面板的面积也较大。为了既不使输入开关过多，又尽可能地满足加工多工序的要求，通常设有循环次数选择，即在一条程序下执行机构循环多次以后，才转入下一条新程序。例如，车削加工轴盘类零件，车削一个台阶为一个程序段，在这个程序中，如果加工余量比较大，那末需要循环进刀几次，才能完成这一程序。还有，对于一些控制位置均等分布的点位控制系统来说，采用这个方法也很方便。如果不需要循环多次时，只要使循环次数选择“1”即可。

根据机床加工的情况，确定一次加工最多可能有多少个加工程序，然后根据加工程序的数目，设置多少组拨码开关，一组拨码开关对应一条加工程序。一组拨码开关究竟由多少个拨码开关组成，可由一条程序中的数值和指令的数目来决定。一般来说，一条程序应包含 $X$ 数值、 $Y$ 数值、加工指令、循环次数及其他指令等几部分。如果 $X$ 、 $Y$ 数都由四位数表示，那么就要由八个拨码开关表示数，以一个拨码开关选择加工指令，以一个拨码开关选择循环次数，再用一个拨码开关表示其他指令，则总计用11个拨码开关就可以表示一条加工程序。

图7-6是用十五组拨码开关组成的输入部分原理图。

它的加工输入过程简述如下。

在控制机中有一个程序计数器。加工之前，首先将所有十五组拨码开关按编制好的程序拨好，然后使全机清“0”，这时程序计数器、循环计数器、坐标计数器都是全“0”状态。图中译码器0端输出为“0”电位，封锁了循环计数器及程序计数器的自动计数门“3”和“4”，防止清“0”时误计数。全机清“0”是加工准备状态。开始加工时，按起动按钮 $Q_A$ ，使与非门2输出“1”变“0”，使程序计数器计为0001状态。通过译码器译码，使1输出端为“0”电位，使第一组拨码开关的各控制门都打开，同时与非门5也由“0”变“1”，使单稳J240，翻转，发出一个送数脉冲，把第一组拨码开关所表示的数及加工指令送入到控制器、坐标计数器和循环计数器中。

控制器根据指令、控制进给坐标、进给方向和进给快慢等。送数脉冲 $\bar{Q}$ 输出由“1”变“0”的跳变，使加工触发器 $J-K$ 置“1”，使执行机构带动机床进给，检测装置对移动距离发出计数脉冲，坐标计数器进行减法计数。当达到控制位置时， $X$ 和 $Y$ 坐标的全“0”信号使加工触发器置“0”，如果此时暂停开关未合上，那末 $X_{全0}$ 、 $Y_{全0}$ 信号又使与非门5'输出由“1”→“0”，使循环计数器减“1”，同时使单稳1翻转，发出送数脉冲，重新将 $X$ 、 $Y$ 坐标数值送入到 $X$ 、 $Y$ 计数器中，但不向循环计数器送数（只有当循环计数器为全“0”时，送数脉冲才能向循环计数器送数），送数脉冲后沿又使加工触发器置“1”，继续加工。当循环计数器计到全“0”时，与非门3发出计数脉冲，使程序计数器计为0010，此时译码器“2”输出端为“0”电位，将第二组拨码开关各控制门打开，在送数脉冲作用下，将第二组程序段中的数及指令送入到控制器及各计数器中去。

如果在加工过程中要求停机，那末可以将暂停开关合上。当一次循环执行完以后， $X_{全0} Y_{全0}$ 信号使加工触发器置“0”，由于暂停开关封锁了与非门4，所以循环计数器不计数，也不发出送数脉冲，加工触发器也不再置“1”，加工停止。如果继续加工，只要再起动 $Q_A$ 即可，与非门5'发出一个脉冲，使循环计数器计一个数（前一次循环结

束时没有计数，这里补上），同时使单稳 J 240，发出送数脉冲，并将加工触发器置“1”，继续以前的加工。当加工到最后，读入停机指令时，使加工触发器置“0”，加工停止。

## 二、光电机输入方式

光电机输入的读入部分由纸带、光电放大和输入寄存器等部分组成。输入寄存器的编码信息由译码脉冲传送到相应的寄存器中去，控制机就依靠寄存器中的信息去控制机器各部分的工作。

目前控制机普遍使用的有两种纸带，即五单位穿孔纸带和八单位穿孔纸带。现以八单位纸带为例说明其输入原理（五单位纸带的输入原理是一样的）。图 7-7 是其逻辑原理图。




图 7-7 光电输入逻辑图

光电输入机上装有光电二极管，对准纸带上的穿孔，光电二极管上方装有光源。当输入时，由马达带动纸带从光电二极管表面通过，纸带上有孔（代表“1”）或无孔（代表“0”）引起光电二极管电阻的变化，经光电放大电路转变为相对应的“0”、“1”信号。八单位纸带上每排有八个信号孔，就产生图上的八个信号  $I_1 \sim I_8$ ，还有一个同步孔就产生同步信号  $I_0$ 。显然，当纸带有孔时将控制与门打开，无孔时控制与门关闭，在同步信号  $I_0$  的作用下，按信号孔的有无使单稳  $DW_1 \sim DW_8$  翻转或不翻转，同时  $I_0$  将  $DW_9$  翻转，产生读入脉冲，按单稳  $DW_1 \sim DW_8$  的状态，将输入寄存器的触发器  $J-K_1 \sim J-K_8$  置“1”或置“0”。这里应该注意的是， $DW_9$  的暂稳态时间应比  $DW_1 \sim DW_8$  的短。读入脉冲同时使  $DW_{10}$  翻转产生译码脉冲  $W_d$  把输入寄存器中的信息送入有关的寄存器中，就完成了信息的输入工作。

在逻辑图中的  $(J-K) \times 8$  用 H013 构成； $M_1 \times 16$  可用四块 H006 组成； $DW \times 10$  可用五块 J 240 组成； $M_2 \times 8$  用四块 H002 组成； $M_3$  用 1/2 H006 组成；由于  $M_4$  要带 16 个门，所以要用缓冲器， $M_4$ 、 $M_5$  由一块 H009 构成。

### 三、点位控制系统的运控

点位控制系统各坐标之间的运动不要求相互配合，各自的运动都是独立的，它们可以同时移动，也可以单独移动，所以它的控制器比较简单。点位控制实际上就是坐标方向的长度控制，通常都是用计数器对移动距离进行计数，来达到长度控制的目的。计数控制一般有两种方法，一种方法是将计数长度预先置放在计数器中，刀具移动时，通过光电脉冲发生器，把反映移动距离的脉冲反馈到计数器中，使计数器作减法计数。当计数器减到全“0”时，说明刀具已移到要求的位置，发出指令，停止刀具移动。采用在第四章中介绍过的H153可逆计数器，可以很方便地达到此要求。另一种方法是将加工长度置放在寄存器中（也可以用拨码开关寄存），根据刀具的移动方向，使计数器作加法或减法计数。将计数器中的数同寄存器中的数相比较，如果相符一致，就说明刀具已移到要求的位置，可发出指令。图7-8是计数符合控制方法之一。




图7-8 计数符合控制原理图之一

图中 $T_{A1} \sim T_{A4}$ 为寄存器，计数长度预先置于其中。 $T_{B1} \sim T_{B4}$ 为计数器。 $T_A$ 与 $T_B$ 相对应的触发器状态进行比较，不一致时输出信号为“1”，当计数器和寄存器完全一致时，输出“0”信号，作为指令信号（图中仅画出一位二-十进制数或四位二进制数的比较线路）。




图7-9 计数符合控制原理图之二

图7-9是另一种符合控制比较线路，它把加工长度数预先在开关上拨定（开关相当

于寄存器），计数器通过译码器译成十进制数，当译码数和预置数一致时，译码器 0 输出端输出信号通过反相器输出“1”信号，作为指令信号；不一致时则输出是“0”信号（图中也只画了一位数）。

#### 四、直线插补控制——数字乘法器

直线插补运算是最简单的插补运算，它可以应用逐点比较法，也可以用数字乘法器来实现。图7-10就是数字乘法器的原理图。

把要加工直线的斜率 $Y/X$ 的 $Y$ 值和 $X$ 值存放在 $Y$ 寄存器和 $X$ 寄存器中（都是二进制数）。在加工时，脉冲发生器发出脉冲，并使 $T$ 计数器( $T_1 \sim T_5$ )进行计数。 $T$ 计数器由五位触发器组成，所以每计32个脉冲就完成一次计数循环，在一次计数循环中 $P_5 \sim P_1$ 五个输出端分别输出16、8、4、2、1个脉冲（见图7-11），这些脉冲在时间上是不重叠的。 $X$ 、 $Y$ 寄存器中各触发器的状态（也就是所寄存的数据）决定各 $P$ 输出端脉冲送到 $\Delta Y$ 还是送到 $\Delta X$ ，以此驱动执行机构，这样的运算可保证所走的折线和要求的直线之间误差不超过一个脉冲当量。如 $Y$ 寄存器的存放数为25(11001)，即 $T_{y_1} = "1"$ ,  $T_{y_2} = "0"$ ,  $T_{y_3} = "0"$ ,  $T_{y_4} = "1"$ ,  $T_{y_5} = "1"$ 。 $X$ 寄存器的存放数是14(01110)，即 $T_{x_1} = "0"$ ,  $T_{x_2} = "1"$ ,  $T_{x_3} = "1"$ ,  $T_{x_4} = "1"$ ,  $T_{x_5} = "0"$ 。那末在一个计数循环中， $P_5$ 、 $P_4$ 、 $P_1$ 的输出脉冲可从 $\Delta Y$ 门送出（一共是25个脉冲）。而 $P_4$ 、 $P_3$ 、 $P_2$ 的输出脉冲可以从 $\Delta X$ 门送出（一共是14个脉冲）。这些脉冲的分配可在图7-11明显看出来。图




图7-10 二进制数字乘法器原理图




图7-11 数字乘法器脉冲分配图




图7-12 加工轨迹图

7-12示出加工坐标运动轨迹。由图可见，加工的轨迹和所要求的加工直线（虚线所示），误差不超过一个脉冲当量。如果加工误差允许在一个脉冲当量范围之内，那末这样的插补运算可以满足加工精度的要求。加工长度的控制可以通过对X进给和Y进给进行计数来控制。

## 五、运 算 器

一般数控设备中的控制机对运算速度要求并不高，所以绝大多数可采用串行运算器。控制机所需要的数据一般只有几个，因此与通用机不同，它不需要大容量的存储装置（只




图7-13 运算器原理框图

需把数据存放在运算器中的寄存器内即可)。运算器要作的运算有：1. 插补运算，在步进电机两步之间完成；2. 十翻二运算。在纸带输入时，在相邻的两行孔中间完成；3. 变补运算。在加工运算之前，将X坐标或Y坐标转换成补码。一般运算器(单个)的原理图如图7-13所示。

由图可见，它由五部分组成：

### 1. 寄存器

圆弧或直线插补运算器至少应有三个移位寄存器(X、Y、F)。加工圆弧时，X、Y寄存器存放加工点坐标。加工直线时，X、Y寄存器存放直线终点坐标，F寄存器存放偏差值f。

### 2. 全加器

从传送1门引出两个被加数，用进位寄存器 $T_{c_1}$ 寄存进位数，如果在运算前将 $T_{c_1}$ 置“1”，则作加“1”运算。全加器在输入时，用来进行十翻二运算，在加工时，用来进行偏差f运算。

### 3. 半加器

从传送2门引出被加数，若运算前将进位触发器 $T_{c_2}$ 置“1”，则作加“1”运算(如用于变补运算)；在走圆时，它作加工坐标运算；在走直线时作终点坐标返回通道。

### 4. 延展位寄存器

三位移位触发器 $T_{n_1}$ 、 $T_{n_2}$ 、 $T_{n_3}$ 组成展位寄存器，在走圆时实现 $n \times 2$ ；在输入时实现 $n \times 8$ 和 $n \times 2$ ，用作十翻二运算。

### 5. 控制门

控制门由传送1门、传送2门、移位脉冲门、置1门以及置数门组成。控制门按运算信号控制运算器进行相应的运算。

有关寄存器、全加器、半加器、展位寄存器的结构、性能和工作原理可参阅本书前述有关章节。现将关于各控制门的功能与结构以及插补运算的通道分述如下。

#### (1) 各控制门的功能与结构

##### (a) 移位脉冲门

运算控制信号打开相应的移位脉冲门，发出移位脉冲，传送寄存器中参加运算的数据。 $W_{EX}$ 、 $W_{EY}$ 、 $W_{EF}$ 分别为X、Y、F寄存器的移位脉冲。由于在算X、补X和置X时都要有 $W_{EX}$ 的输出，因此有

$$W_{EX} = (W_{ax} + W_{bx} + T_x)W_{tE} = \overline{W_{ax} \cdot W_{tE}} \cdot \overline{W_{bx} \cdot W_{tE}} \cdot \overline{W_{tE} \cdot T_x}$$

同理可写出：

$$W_{EY} = \overline{W_{ay} \cdot W_{tE}} \cdot \overline{W_{by} \cdot W_{tE}} \cdot \overline{W_{tE} \cdot T_x}$$

F寄存器移位脉冲 $W_{EF}$ 为

$$W_{EF} = T_w \cdot W_{tE} = \overline{T_w \cdot W_{tE}}$$

实现这些关系的逻辑图如图7-14所示。

##### (b) 置“1”门

运算前控制进位寄存器 $T_{c_1}$ 和 $T_{c_2}$ 的状态，以决定全加器和半加器是否作加“1”




图7-14 移位脉冲门

运算。

在圆弧插补运算或变补运算之前，应发出加“1”控制信号，依 $W_{tB}$ 节拍脉冲，将进位寄存器置“1”，因此有

$$W_{t1} = W_R + W_{bx} + W_{by} = \overline{W_R} \cdot \overline{W_{bx}} \cdot \overline{W_{by}}$$

置1门的结构以及它和 $T_{c1}$ 、 $T_{c2}$ 、全加器和半加器之间的关系，见图7-15。




图7-15 置1门原理图

### (c) 置数门

置数门的作用是，在加工运算时，将半加器运算之和送入 $X$ 或 $Y$ 寄存器；在输入运算时将全加器完成十进制运算和送入 $X$ 或 $Y$ 寄存器中。以 $H_1$ 为全加器和数， $H_2$ 为半加器和数。置数门的逻辑表达式为

$$W_{HN} = W_{+} \cdot H_1 + \bar{W}_{+} \cdot H_2 = \overline{W_{+} \cdot H_1} \cdot \overline{W_{+} \cdot H_2}$$

其逻辑图见图7-16。

### (d) 传送1门

它的任务是根据控制信号将被加数传送到全加器中去。 $W_R$ 、 $W_L$ 、 $W_{10}$ 、 $W_s$ 分别为加工圆弧、加工直线、乘积运算、加 $S$ 运算的控制信号。 $A$ 、 $B$ 表示两个被加数，不同




图7-16 置数门




图7-17 传送1门逻辑图

的控制信号形成不同的  $A$ 、 $B$  数，其逻辑表达式为

$$\begin{aligned} A &= W_R \cdot T_{F1} + W_L \cdot T_{F1} + W_{10} \cdot W_{8n} + W_t \cdot T_{n1} \\ &= \overline{W_R \cdot T_{F1}} \cdot \overline{W_L \cdot T_{F1}} \cdot \overline{W_{10} \cdot W_{8n}} \cdot \overline{W_t \cdot T_{n1}} \\ B &= W_R \cdot W_{2n} + W_L \cdot W_n + W_{10} \cdot W_{2n} + W_t \cdot W_n \\ &= \overline{W_R \cdot W_{2n}} \cdot \overline{W_L \cdot W_n} \cdot \overline{W_{10} \cdot W_{2n}} \cdot \overline{W_t \cdot W_n} \end{aligned}$$

其逻辑图如图7-17所示。

#### (e) 传送2门

它的作用是根据控制信号把参加运算的  $X$  或  $Y$  数码传送到延迟位寄存器 和半加器，在变补运算时是送  $X$  或  $Y$  的反码，其他运算是送  $X$  或  $Y$  的原码。 $W_{ax}$ 、 $W_{bx}$ 、 $T_x$  分别是算  $X$ 、补  $X$ 、置  $X$  的控制信号，而  $W_{ay}$ 、 $W_{by}$ 、 $T_y$  是  $Y$  数据的算、补、置的控制信号，其逻辑表达式为

$$\begin{aligned} C &= T_x \cdot T_{x1} + W_{bx} \cdot \overline{T_{x1}} + W_{ax} \cdot T_{x1} + T_y \cdot T_{y1} + W_{by} \cdot \overline{T_{y1}} + W_{ay} \cdot T_{y1} \\ &= \overline{T_x \cdot T_{x1}} \cdot \overline{W_{bx} \cdot \overline{T_{x1}}} \cdot \overline{W_{ax} \cdot T_{x1}} \cdot \overline{T_y \cdot T_{y1}} \cdot \overline{W_{by} \cdot \overline{T_{y1}}} \cdot \overline{W_{ay} \cdot T_{y1}} \end{aligned}$$

图7-18是其逻辑图。




图7-18 传送2门原理图

## (2) 插补运算通道

我们知道所有直线和圆弧的加工都可通过运算和简化，由机器进行加减运算来实现，而减法运算也是用变补原理、加法运算来实现的，所以运算器就是根据插补运算的规定公式进行数码的传送和运算。

### (a) 直线插补运算过程

以  $F + X \rightarrow F$ 、 $X + 0 \rightarrow X$  为例（参见图 7-13 运算器框图），控制机发出运算控制信号  $W_L$ 、 $W_{ax}$ 、 $T_w$  时，传送 1 门、传送 2 门、置数门和相应的移位脉冲门被打开，发出移位脉冲  $W_{tB}$ 、 $W_{ex}$ 。 $F$  寄存器的数码被传送到传送 1 门。 $X$  寄存器的数码经传送 2 门之后，送至传送 1 门和半加器。送到传送 1 门的  $X$  数码与  $F$  数码一起通过传送 1 门到全加器相加，得到的和数送回  $F$  寄存器，从而实现了  $F + X \rightarrow F$  的运算。被送到半加器的  $X$  数码，再由半加器加“0”之后，经置数门回到  $X$  寄存器中，于是实现了  $X + 0 \rightarrow X$  的运算。直线插补的其他运算与此类似。

### (b) 圆弧插补运算的实现

现以  $F + 2Y + 1 \rightarrow F$ 、 $Y + 1 \rightarrow Y$  为例（参看运算器框图）。当控制器发出控制信号  $W_R$ 、 $W_{ay}$ 、 $T_w$  时，传送 1 门，传送 2 门，置数门，置“1”门及相应的移位脉冲门被打开。时序脉冲  $W_{tB}$  在移位脉冲到来之前，将进位触发器  $T_{c1}$ 、 $T_{c2}$  置“1”，然后发出移位脉冲  $W_{tB}$ 、 $W_{ey}$ 、 $W_{ef}$ 。在移位脉冲  $W_{ef}$  的作用下， $F$  寄存器数码被送到传送 1 门。在  $W_{ey}$  的作用下， $Y$  数码经传送 2 门送到两个地方，其一是送到延迟位寄存器，乘 2 后变成  $2Y$  送到传送 1 门， $2Y$  与  $F$  数码一起，经过传送 1 门送到全加器中。因为  $T_{c1}$  已经被置“1”，于是在全加器中求得的和是  $F + 2Y + 1$ ，将其送回  $F$  寄存器，完成了  $F + 2Y + 1 \rightarrow F$  的运算。其二是  $Y$  数码送到半加器，与进位触发器  $T_{c2}$  中预先置好的“1”相加，半加器得到的和是  $Y + 1$ ，经过置数门写入  $Y$  寄存器中，实现了  $Y + 1 \rightarrow Y$  的运算。

## 六、环形分配器

在数控机床中，广泛使用步进电机作为执行元件去带动机床拖板，按给定轨迹进行运动。步进电机类型很多，目前通常多用反应式步进电机，相数大多为三相、四相、五相。机床控制器每发一个进给脉冲，就经过脉冲分配器（又称环形分配器）和功放线路去驱动步进电机转动。各种脉冲分配器在 7.4 节中介绍。下面仅介绍四相八拍环形分配器的工作原理。

四相环形分配器原理图见图 7-19。

由图可见，四相八拍环形分配器由四个触发器及控制门组成。当  $T_A$  为“1”电位时，使步进电机  $A$  相绕组通电， $T_A$  为“0”电位时， $A$  相绕组断电。其余各相类推。

当四相电机正转时，各相绕组的导电次序为

$$A \rightarrow AB \rightarrow B \rightarrow BC \rightarrow C \rightarrow CD \rightarrow D \rightarrow DA \rightarrow A$$

反转时各相导电次序为

$$A \rightarrow AD \rightarrow D \rightarrow DC \rightarrow C \rightarrow CB \rightarrow B \rightarrow BA \rightarrow A$$

当步进电机正转时，所要求环形分配器的状态如表 7-1 所示。

从表 7-1 可见，当  $T_A$  为“1”电位时，则在它前一状态中  $T_B$ 、 $T_C$  一定为“0”电位。如第七状态中  $T_A = 1$ ，那末在第六状态中  $T_B = T_C = “0”$ ，于是可使触发器  $T_A$  置




图7-19 四相环形分配器原理图

表7-1 电机正转时环形分配器状态表

	$T_D$	$T_C$	$T_B$	$T_A$	
A	0	0	0	1	0
AB	0	0	1	1	1
B	0	0	1	0	2
BC	0	1	1	0	3
C	0	1	0	0	4
CD	1	1	0	0	5
D	1	0	0	0	6
DA	1	0	0	1	7
A	0	0	0	1	0

“1”的控制信号为

$$W_{\Delta x A} = W_{\Delta x} \cdot \bar{T}_C \bar{T}_B$$

同理可得触发器  $T_B$ 、 $T_C$ 、 $T_D$  的控制：

$$W_{\Delta x B} = W_{\Delta x} \bar{T}_C \bar{T}_D$$

$$W_{\Delta x C} = W_{\Delta x} \bar{T}_D \bar{T}_A$$

$$W_{\Delta x D} = W_{\Delta x} \bar{T}_A \bar{T}_B$$

当步进电机反转时，把环形分配器的各状态列出，如表 7-2 所示。

表7-2 电机反转时环形分配器状态表

	$T_D$	$T_C$	$T_B$	$T_A$	
<i>A</i>	0	0	0	1	0
<i>DA</i>	1	0	0	1	1
<i>D</i>	1	0	0	0	2
<i>DC</i>	1	1	0	0	3
<i>C</i>	0	1	0	0	4
<i>CB</i>	0	1	1	0	5
<i>B</i>	0	0	1	0	6
<i>BA</i>	0	0	1	1	7
<i>A</i>	0	0	0	1	0

把表 7-2 与表 7-1 进行比较后就可发现，其规律完全相同，只是把方向倒过来了。根据同样的道理，可得控制触发器  $T_A$ 、 $T_B$ 、 $T_C$ 、 $T_D$  置数的控制信号逻辑关系式：

$$W_{-\Delta x A} = W_{-\Delta x} \bar{T}_D \bar{T}_C$$

$$W_{-\Delta x B} = W_{-\Delta x} \bar{T}_A \bar{T}_D$$

$$W_{-\Delta x C} = W_{-\Delta x} \bar{T}_A \bar{T}_B$$

$$W_{-\Delta x D} = W_{-\Delta x} \bar{T}_B \bar{T}_C$$

归纳一下步进电机正转和反转时环形分配器的状态，可获得将触发器  $T_A$ 、 $T_B$ 、 $T_C$  及  $T_D$  置“1”的控制信号：

$$W_{\Delta x A} = W_{+\Delta x A} + W_{-\Delta x A} = \overline{W_{+\Delta x A}} \cdot \overline{W_{-\Delta x A}}$$

$$\text{同理: } W_{\Delta x B} = \overline{W_{+\Delta x B}} \cdot \overline{W_{-\Delta x B}}$$

$$W_{\Delta x C} = \overline{W_{+\Delta x C}} \cdot \overline{W_{-\Delta x C}}$$

$$W_{\Delta x D} = \overline{W_{+\Delta x D}} \cdot \overline{W_{-\Delta x D}}$$

触发器置“0”控制信号各为置“1”信号反相。根据上述逻辑式即可得图7-19四相八拍环形分配器逻辑图。图中  $W_{+\Delta x}$  和  $W_{-\Delta x}$  是电机正转反转控制信号； $T$ 、 $\bar{T}$  等是各触发器  $Q$  和  $\bar{Q}$  端的输出信号； $W_D$  是进给脉冲。

### 7.3 数字控制应用实例几则

#### 一、数字行缝机

数字行缝机又称数字程序单色绣花机，它是在  $8 \sim 9 m^2$  的棉制品上，控制缝纫机头按一定的规则图案断续下针和对棉制品进行行缝。行缝针距一般在  $7 \sim 8 mm$  左右，如果单纯使用点位控制，每针需要一个数据，那么即使是比较简单的图案，由于加工面积大，也需要成千个甚至上万个数据。这样一来，输入纸带很长，编制程序麻烦，不易更换品种花型，而且走纸机构庞大，易出故障，生产效率也低。若把点位控制方法和连续插补

结合使用，就能较好地克服单纯点位控制的毛病。实践证明，这种方式是可行的，就其基本思想而言，完全适用于其他行业中相似的加工控制。

### 1. 基本原理

如图7-20所示，控制X方向的步进电机，拖动缝纫机头在X方向左右移动；控制Y方向的步进电机，拖动工作台板使被缝制的工作面沿Y方向前后移动。在输入程序的指挥下，缝纫机头可以按照所要求的花纹对加工面作相对运动。这一过程基本上是使用线切割机床的连续插补原理。

在上述相对运动的同时，如果有规律地配合机针沿Z方向下针回针，就能加工行缝出花纹。这里要注意的是下针回针这段时间内，缝纫机头和加工面之间应停止相对运动，否则会造成断针。回针到最高位置之后，才允许继续进行下一步的插补运算，把缝纫机头和加工面相对移到新的位置，进行下一针的加工。由此可见，下针是在连续插补基础上的断续过程，只有使插补和下针很好的配合，才能进行加工。这一点是同普通数控机床连续进刀不同的，也与单纯点位控制加工不同。这一点也是本机在控制系统上的特点。

现在来看看应按什么规律下针，也就是研究在插补基础上如何实现点位控制。

我们知道插补运算不过是用小线段组成的折线代替直线和圆弧。我们要加工的图案一般是很大的，针距又很小，所以可把任何图案的圆弧部分都用无数个与针距相当的很多段直线来逼近，每一段直线再用插补过程的小线段组成的折线代替，这就达到把图案分成针距长的一段一段直线进行插补的目的。

参看图7-21，设AB线段是一个针距长，其中 $A-X_1-Y_1-Y_2-X_2-Y_3-Y_4-X_3-Y_5-X_4-Y_6-X_5-Y_7-X_6-Y_8-X_7-B$ 是折线插补过程。

显然，在机床加工中， $X_i$ 和 $Y_i$ 的次序是不能乱来的，只能按照图示顺序由A加工




图7-20 数字行缝机工作原理




图7-21 折线插补示意图

到B。不过在行缝机加工中，虽然从A到B进行插补运算，但是不下针，只有插补运算使缝纫机夹和加工面的相对位移到了B点，才能下针。因此用不着考虑AB之间的过程，只需知道AB间的距离即可。设AB的长度为C，B点坐标为( $X_0, Y_0$ )，显然， $X_0, Y_0, C$ 和 $X_i$ 及 $Y_i$ 的总步数满足下列关系（参见图7-21）：

$$Y_0 = Y_1 + Y_2 + Y_3 + Y_4 + Y_5 + Y_6 + Y_7 + Y_8$$

$$X_0 = X_1 + X_2 + X_3 + X_4 + X_5$$

$$C = [(X_1 + X_2 + \dots + X_5)^2 + (Y_1 + Y_2 + \dots + Y_8)^2]^{1/2}$$

C是一个平方和的开方计算，用机器运算比较复杂，通过数字运算，可简化成下述近似公式：

$$X_0 + Y_0 = \frac{11}{8} C$$

一般缝纫加工误差是比较大的，相邻两个针距相差允许为1mm，因为这样的误差既不影响质量，又不影响美观。

行缝针距取值应视加工面的厚度不同稍有差异。一般可取为5~8mm。由于允许误差甚大，所以取脉冲当量为0.1mm/脉冲。若取C=5.9mm，则有

$$X_0 + Y_0 = \frac{11}{8} C = 8.1 \text{ mm}$$

拿步数来说，8.1mm正好为81步。也就是说，当 $X_0$ 和 $Y_0$ 总步距为81步时，它们所决定的针距近似为C，这时可以下针。

## 2. 电路上如何实现

这里使用的是电动缝纫机头，拖动机针的交流电动机启动后，以每秒5圈的速度转动，带动机针每秒缝5次。这样就定出加工一个针距需要时间T=0.2s。如图7-22所示，设机针从最高位置下降到加工表面需要T/4的时间，穿过加工面到最下面也需要时间T/4，从最下面返回到加工表面的时间以及从加工表面返回到最高位置的时间也都为T/4。显然在头三个T/4的时间内，机头和加工面应停止相对运动，以便准确下针和防止断针。这样一来，只有离开加工表面返回到最高位置的T/4时间内，才允许进行81步的插补运算，使机头和加工面相对运动到下一个下针点。T/4=0.05s要走81步，1s应走1620步，即步进电机的频率应大于1620Hz。这里使用线切割机的插补方式，每步需要4个节拍共32个脉冲，所以主脉冲源的最低工作频率f为

$$f = 1620 \times 32 = 51840 \text{ Hz}$$

所设计振荡器的频率为100kHz，以保证完成81步运算的时间比0.05s少得多，也就是提前完成计算，相对运动已到新的位置等待下针。

下面说明实现停止运算和停止相对运动的电路工作原理。

在线切割机床控制柜的基础上稍加改进，附加几个简单逻辑线路，就能实现全部控制。大家知道线切割机控制线路中有一个进给脉冲 $P_\Delta$ ，不管是 $X_0$ 走一步或 $X_0$ 走一步都会发出一个 $P_\Delta$ ，如果对 $P_\Delta$ 脉冲进行计数，就知 $X_0$ 和 $Y_0$ 总步数之和。如图7-23所示，采




图7-22 机针行程时间




图7-23 计数控制电路

用现成的标准计数器，组成两位十进制计数器，就能计数 $0 \sim 99$ 。以 $P_\Delta$ 作计数脉冲，给定针距 $C = 5.9\text{mm}$ ，按近似公式计算 $X_0 + Y_0 = 81$ 步。把计数器选数开关定在81。

开机时，全机总清零。上述两位十进制计数器也清零。送入程序开始计算，每算完一步，发出一个 $P_\Delta$ ，算完81步时，与非门 $M_1$ 输出低电平封锁主振荡器输出门，停止运算，等待下针。下针完后，返回适当位置，撞动一微动开关，将此计数器清零，解除主振荡的封锁，进行下一次运算。

应该指出，本机的缝纫机头交流电动机是不受控的，因而下针也是不受控的，因此不必在机头上再设控制环节。当然开机后，在送程序的过程中，机针已经开始工作，可能在起始位置的一点上多下了几针，但影响不了花纹质量。在上段程序完毕和下段程序送入之前，也可能在某位置上多下了几针，这同样无关紧要。

## 二、HTL数字式可控硅自动调速装置

本节介绍一个HTL数字式可控硅自动调速的原理和具体实现方法，此方法曾用于一台磨床的自动调速装置的设计中。磨床在加工过程中可根据要求改变加工速度，并自动稳定在所要求的速度上。工件装上后，可根据粗、细、精磨的要求依次地改变加工速度，一次加工完毕。此装置操作方便、灵活，提高了加工效率和加工质量。

### 1. 方框图及其工作原理

图7-24是数字式自动调速系统的方框图。转速计数器 $J_a$ 记录电动机的实际转速 $v_K$ ，选速开关 $K_s$ 给出所需要的转速 $v_0$ ，比较电路 $BD$ 将 $v_K$ 与 $v_0$ 进行比较，判断 $v_K$ 的快慢，确定对控制角 $\alpha$ 的修改。 $J_a$ 是可逆计数器，寄存控制角 $\alpha$ 的数值。 $J_t$ 为时间计数器，也是可逆计数器，用 $J_t$ 产生触发信号。同步脉冲电路 $TB$ 用来产生同步信号 $P_B$ ，时标 $P_t$ 为45kHz的时钟脉冲，用来作 $J_t$ 的计数脉冲。

直流电动机在运行时的电压方程式为




图7-24 数字式自动调速系统方框图

$$\begin{cases} U = E + IR \\ E = C\phi n \end{cases} \quad (7-1)$$

式中  $U$ ——外加于电动机电枢两端的电压；  
 $E$ ——电动机的反电势；  
 $IR$ ——电枢的电阻电压降；  
 $C$ ——与电动机结构有关的常数；  
 $\phi$ ——磁通；  
 $n$ ——电动机每分钟转数。

从式(7-1)得转速公式为

$$n = (U - IR)/C\phi \quad (7-2)$$

在单相桥式整流电路中，整流输出的直流电压平均值为

$$\begin{aligned} U &= \frac{1}{2\pi} \int_{\alpha}^{\pi} 2\sqrt{2}\tilde{U} \sin(\omega t) d(\omega t) \\ &= \frac{\sqrt{2}}{\pi} \tilde{U} (1 + \cos \alpha) = U_0 (1 + \cos \alpha) \end{aligned} \quad (7-3)$$

式中  $\tilde{U}$ ——变压器副边的正弦电势的有效值；  
 $\alpha$ ——控制角；

$$U_0 = \sqrt{2}\tilde{U}/\pi$$

从式(7-2)和(7-3)可知，只要改变控制角  $\alpha$  的大小( $0 \leq \alpha \leq \pi$ )，就可以使电动机的转速按(7-2)式变化。在图 7-24 所示的调节系统中，控制角的修改是通过修改计数器  $J_a$  内的数值来实现的。该选定的转速为  $v_0$ ，实际转速为  $v_k$ ，对应的控制角为  $\alpha_k$ ，此时  $J_a = \alpha_k$ ， $v_0$  与  $v_k$  在比较电路中进行比较；若  $v_k > v_0$ ，则应加大  $\alpha$ ，此时  $J_a$  作加法计数， $J_a = \alpha_{k+1} > \alpha_k$ ；若  $v_k < v_0$ ，则应减小  $\alpha$ ，此时  $J_a$  作减法计数， $J_a = \alpha_{k-1} < \alpha_k$ ；若  $v_k = v_0$ ，则保持  $J_a$  的值不变。

在单相桥式整流电路中，每当正弦电压过零时，使同步脉冲电路产生一同步信号  $P_B$ ， $P_B$  将  $J_a$  中的数  $\alpha_k$  送入时间计数器  $J_t$ ，同时  $P_B$  打开  $J_t$  的计数门，使  $P_t$  进入  $J_t$  作减法计数，当

$J_a = 0$  时产生一触发信号，使可控硅触发导通。只要  $J_a$  中的数  $\alpha_k$  不变，则在每个半周波内，可控硅就总是在  $t = \alpha_k$  时刻导通，改变  $J_a$  的数值就可使可控硅的导通时间前移或后移。图 7-25 说明可控硅导通的时间关系。




图 7-25 可控硅导通时间关系

## 2. 调节精度和调节过程

在电动机的同轴安装一信号发生器，电动机每转一周产生 60 个脉冲，使  $J_a$  计数，于是在每秒钟内  $J_a$  所计之数正好等于电动机每分钟的转数。设  $P_t = 45\text{kHz}$ ，市电为  $50\text{Hz}$ ，那末在每个半周波的时间内可通过 450 个  $P_t$  脉冲。 $J_a = 1$ ，对应的控制角为  $\pi/450$ ； $J_a = 450$ ，对应的控制角为  $\pi$ 。 $J_a$  每变化 1，对应的控制角变化  $\pi/450$ ，对应的直流平均电压的变化为

$$\begin{aligned} |\Delta U| &= U_0 |\cos \alpha_{k+1} - \cos \alpha_k| \\ &\leq U_0 |\alpha_{k+1} - \alpha_k| \\ &= \pi U_0 / 450 \end{aligned} \quad (7-4)$$

从式 (7-4) 可知，当  $P_t = 45\text{kHz}$ ，市电为  $50\text{Hz}$  时，每当  $J_a$  变化 1，电压  $U$  只有很小的变化，即此时调节系统在调节过程中有足够的调节精度。在正常情况下，实际转速  $v_K$  的值只在直线  $v = v_0$  的附近变化。 $v_K = f(t)$  曲线如图 7-26 所示。

在实际运行中，电网电压可能出现较大波动，因而引起转速的较大波动，为了使  $v_K$  之值快速地接近  $v_0$ ，应使  $J_a$  的改变正比于  $|v_K - v_0|$ ，即应使  $|\Delta a|$  正比于  $|v_K - v_0|$ 。

设

$$\begin{aligned} |\Delta a_k| &= m |v_K - v_0| \\ n &= (U - IR) / C\phi \\ U &= U_0 (1 + \cos \alpha) \end{aligned}$$

若取样为每秒一次，则  $v = n/60$ 。由上面公式得

$$\begin{aligned} v &= \frac{n}{60} = \frac{U}{60C\phi} - \frac{IR}{60C\phi} = \frac{U_0(\cos \alpha + 1)}{60C\phi} - \frac{IR}{60C\phi} \\ &= K_0(1 + \cos \alpha) - n_0 \end{aligned} \quad (7-5)$$




图 7-26  $v_K = f(t)$  曲线

式中,  $K_0 = U_0/60C\phi$ ,  $n_0 = IR/60C\phi$ 。当电机负载一定时, 近似地认为

$$v_K = K_0(1 + \cos\alpha_K) - n_0$$

$$v_{K+1} = K_0(1 - \cos\alpha_{K+1})$$

因此得

$$\begin{aligned} |\Delta v_K| &= |v_{K+1} - v_K| \\ &= K_0 |\cos\alpha_{K+1} - \cos\alpha_K| \\ &\leq K_0 |\alpha_{K+1} - \alpha_K| \\ &= K_0 |\Delta\alpha_K| \\ &= K_0 m |v_K - v_0| \end{aligned} \quad (7-6)$$

$|\Delta v_K|$  为速度修改量, 式 (7-6) 说明,  $|v_K - v_0|$  越大时,  $|\Delta v_K|$  相应地也越大。在式 (7-6) 中令  $K_0 m < 2$ , 得下述实用公式:

$$\left\{ \begin{array}{l} |\Delta\alpha_K| = m |v_K - v_0| \\ |\Delta v_K| < 2 |v_K - v_0| \end{array} \right. \quad (7-7)$$

式中  $0 < m < 2/K_0$

式 (7-7) 称为调节公式。式 (7-7) 中的不等式保证速度序列  $\{v_K\}$  收敛于  $v_0$ , 式 (7-7) 中等式则保证序列  $\{v_K\}$  有一定的收敛速度。设  $\Delta v_K = q(v_K - v_0)$ ,  $0 < q < 2$ 。因  $v_{K+1} = v_K - \Delta v_K = v_K - q(v_K - v_0)$ , 这说明调节过程是速度负反馈, 所以对任意  $K$  有

$$\begin{aligned} |v_{K+1} - v_0| &= |v_K - \Delta v_K - v_0| \\ &= |v_K - q(v_K - v_0) - v_0| \\ &= |(1 - q)(v_K - v_0)| \\ &= P |v_K - v_0| \\ &= P |(1 - q)(v_{K-1} - v_0)| \\ &= P^2 |v_{K-1} - v_0| \\ &= P^K |v_1 - v_0| \end{aligned}$$


式中  $0 < P = (1 - q) < 1$ 。上式说明, 从某一速度  $v_1$  开始, 经过有限次调节后,  $v_{K+1}$  将充分接近  $v_0$ 。图 7-27 说明速度序列  $\{v_K\}$  的变化过程。图 7-27(a) 表示  $|\Delta v_K| < |v_K - v_0|$ , 图 7-27(b) 表示  $|v_K - v_0| < \Delta v_K < 2 |v_K - v_0|$ , 图 7-27(c) 表示  $|\Delta v_K| > 2 |v_K - v_0|$ , ( $K = 1, 2, 3, \dots$ )。图 7-27(a) 和图 7-27(b) 说明序列  $\{v_K\}$  收敛于  $v_0$ , 图 7-27(c) 则说明  $\{v_K\}$  是发散的。所以式 (7-7) 中的不等式是序列  $\{v_K\}$  收敛的一个充分条件, 但在实际运用中是用式 (7-8) 代替式 (7-7):

$$\begin{aligned} |\Delta J_a| &= N |v_K - v_0| \\ |\Delta v_K| &< 2 |v_K - v_0| \end{aligned} \quad (7-8)$$

式中  $m = \frac{\pi}{450} N$ , 在实际运用中应限定:

$$0 \leq J_a - \Delta J_a \leq 450$$

此时对应的控制角在  $[0, \pi]$  区间内变化。

图7-27 速度序列 $\{v_k\}$ 的变化过程

### 3. 比较电路

图 7-28 是比较电路的逻辑图。开关  $K_1$ 、 $K_2$ 、 $K_3$ 、 $K_4$  给出所要求的速度  $v_0$ ， $P_{t_0}$  是采样脉冲，每  $t_0$  秒采样一次， $v_0$  为  $t_0$  时间内  $J_a$  应计的脉冲数， $J_a$  为十进制计数器， $J$




图7-28 比较电路逻辑图

记录电动机的实际转速  $v_K$ 。当  $J_a = v_0$  时产生一符合脉冲信号  $P_{t_K}$ ， $t_K$  表示产生  $P_{t_K}$  的时刻。当  $v_K > v_0$  时， $t_K < t_0$ ， $P_{t_K}$  比  $P_{t_0}$  早出现，触发器  $T_1$ 、 $T_2$  首先被置成 0 1，此时产生信号  $P_{t+}$  去打开  $J_a$  的加数门。当  $v_K < v_0$  时， $t_K > t_0$ ， $P_{t_0}$  比  $P_{t_K}$  早出现， $T_1$ 、 $T_2$  被置成 1 0 状态，此时产生  $P_{t-}$  信号去打开  $J_a$  的减数门。 $J_a$  的计数脉冲  $P_{J_a}$  由  $J_a$  的计数脉冲经分频后产生。速度偏差值  $|v_K - v_0|$  可由  $|t_K - t_0|v_K$  表示，此式正好是在时间  $|t_K - t_0|$  内  $J_a$  所计的脉冲数，即：

$$|\Delta J_a| = |t_K - t_0|v_K = |v_K - v_0|$$

将  $J_a$  的计数脉冲经分频后作为  $J_a$  的计数脉冲，就得

$$|\Delta J_a| = N |\Delta J_v| = N |v_k - v_0|$$

这正是式(7-8)所要求的,  $N$ 之值由分频系数决定。适当地选择分频电路, 使调节过程在快速性和精确性方面都达到一定的要求。

当触发器  $T_1$ 、 $T_2$  都被置 1 时, 一次采样比较过程结束, 此时产生一置零脉冲  $P_{z0}$ , 使  $T_1 T_2$  和计数器  $J_V$  同时置零, 并重新开始计时, 过  $t_2$  时间后又产生下一  $P_{z0}$  脉冲。由上所述, 比较电路不但能判断  $v_k$  的快慢, 而且能按照公式(7-8)的要求对  $J_v$  的值进行修改。图 7-24 所示的自动调速系统的主要部件是计数器和比较电路, 计数器可选用已有的商品(如 H150、H153), 比较电路如图 7-28 所示, 由计数器、译码器、触发器和为数不多的门组成, 整个控制部分并不复杂, 调试和操作都较方便。

#### 4. 三相可控整流

在三相可控整流的情况下, 各相的触发脉冲依次相隔  $120^\circ$ (或  $60^\circ$ ), 当  $P_t = 45\text{kHz}$ , 市电为  $50\text{Hz}$  时,  $120^\circ$  对应 300 个  $P_t$  脉冲的宽度。当第一相的触发脉冲产生后, 经过 300 个和 600 个  $P_t$  脉冲的时间, 分别产生第二相和第三相的触发脉冲。这项工作可由时间计数  $J_t$  来完成。当  $J_t$  由非零变为零时产生第一相的触发脉冲  $P_{zf1}$ , 接着使  $J_t$  作加法计数。当  $J_t = 300$  时产生  $P_{zf2}$ , 当  $J_t = 600$  时产生  $P_{zf3}$ 。于是  $P_{zf1}$ 、 $P_{zf2}$ 、 $P_{zf3}$  就依次相隔  $120^\circ$ 。由此看出, 在三相可控整流情况下, 并不要求增加较多的设备。市电频率可能偏离  $50\text{Hz}$ , 但对调节过程影响不大。

### 7.4 在步进电动机脉冲分配器中的应用

步进电动机是一种将电脉冲信号转换成相应角位移(或线位移)的机电元件。每当一个电脉冲信号加于步进电动机的控制绕组时, 它的转轴就转动一步, 通常每一步的转角有  $3^\circ$ 、 $1.5^\circ$  和  $0.75^\circ$  等。由于它具有较高的精度, 从而可以实现高精度的开环定位控制; 同时它的惯性很小, 所以对快速系统非常适合。

步进电动机的定子具有多相绕组, 转子为有齿的铁芯或具有永磁的磁极, 只要让各相绕组轮流通电, 就能产生步进运动。在工业控制系统中, 步进电动机绕组轮流通电是用脉冲分配器经功率放大来实现的。脉冲分配器和功率放大电路组成步进电动机的驱动器。

步进电动机的应用很广泛, 它是各种数控机床的核心电器元件。除此以外, 它在自动仪器仪表, 军事装备中也都具有相当广泛的应用。

步进电动机的种类很多, 有反应式步进电动机、永磁式步进电动机、永磁感应式步进电动机、机械谐波式步进电动机和直动式步进电动机等。这些步进电动机都可以采用相类似的通电方式进行驱动。下面以反应式三相步进电动机为例, 说明其绕组的控制方式。

#### 一、步进电动机绕组通电方式(控制方式)

##### 1. 单三拍通电方式

这是三相步进电动机最基本的工作方式。“拍”系指从一种通电状态转换到另一种通电状态。在单三拍通电方式中, 首先让  $A$  相绕组通电,  $B$ 、 $C$  两相绕组不通电, 因而磁极  $A$  有电磁吸引力, 使转子对准以  $AA'$  为轴线的磁极, 如图 7-29 所示。然后使  $B$  相绕组通电,  $A$  相绕组断电,  $C$  相绕组仍然不通电, 转子转过  $60^\circ$ , 对准以  $BB'$  为轴线的

磁极。再接下去使 C 相绕组通电，B 和 A 相绕组断电，转子又转过  $60^\circ$  而对准以 CC' 为轴线的磁极。如此按 A → B → C → A 的顺序使三相绕组轮流通电，则转子依顺时针方向转动。如果通电顺序改变为 A → C → B → A，根据同样道理，电动转子将按逆时针方向转动。

### 2. 双三拍通电方式

三相步进电动机也可以按双三拍通电方式运行，即同时有两相绕组通电。当 A、B 两相绕组通电时，两相磁极建立的磁场合成轴线在 C'C 方向，因此转子转过  $60^\circ$ 。如果按 AB → BC → CA → AB 的顺序同时使二相绕组轮流通电，则转子依顺时针方向转动。如果通电顺序为 AC → CB → BA → AC，则转子依逆时针方向转动。

### 3. 六拍通电方式

如果把单相通电和两相通电结合起来，通电顺序改变为 A → AB → B → BC → C → CA → A，即单相和两相相间隔地轮流通电，则六种不同的通电状态将构成一个循环，称为三相六拍运行方式。通电状态改变一次时，转子转过  $30^\circ$ ，正好是单三拍或双三拍时一半。在六拍通电方式中，每一拍总有一相连续通电，所以工作平稳。

上述讨论表明同一台步进电动机可以有不同的通电方式，不同的拍数及不同的步距角。

步进电动机可以作成不同的相数，例如四相、五相、六相、八相都可以。基本作用原理与三相相同，也能在不同的通电方式下运行。例如四拍通电顺序为 A → B → C → D → A。双四拍运行时，通电顺序为 AB → BC → CD → DA → AB。四相八拍运行时，通电顺序为 A → AB → B → BC → C → CD → D → DA → A 等。五相步进电动机最常用的通电方式是五相十拍运行，通电顺序为 AB → ABC → BC → BCD → CD → CDE → DE → DEA → EA → EAB → AB。

步进电动机驱动电路的结构简图如图 7-30 所示，其中脉冲分配器用 HTL 触发器和 HTL 门电路组成。





图 7-29 步进电动机结构示意图




图 7-30 步进电动机驱动电路简图

## 二、脉冲分配器

### 1. 单三拍脉冲分配器

单三拍脉冲分配器由 2 级 J-K 触发器接成环形计数器后再连接三与门译码电路组




图7-31 单三拍脉冲分配器

合而成，如图 7-31 所示。

在图 7-31 中，两个  $J-K$  触发器的直接复位端  $R_D$  经过  $R-C$  网路接到电源  $V_{cc}$  上。当电源接通时，电容  $C$  两端电压不能发生突变，而是从零电位开始逐渐升高，因此电源接通后， $J-K$  触发器 I 和 II 首先被复位，也就是首先使  $Q = "0"$ ， $Q_2 = "0"$ 。这种复位电路的优点是当电源电压接通时可立即自动复位，而且电容  $C$  对干扰信号有一定的抑制作用，从而保证电路可靠工作。

当没有步进脉冲输入时，触发器 I 的输出  $Q_1 = "0"$ ， $\bar{Q}_1 = "1"$ ，触发器 II 的输出  $Q_2 = "0"$ ， $\bar{Q}_2 = "1"$ ，经译码后使 A 相为高电平。第一个步进脉冲  $C_P$  输入后，触发器 I 执行计数操作，输出  $Q_1 = "1"$ ， $\bar{Q}_1 = "0"$ ，而触发器 II 执行送 “0” 操作，输出仍保持原来状态，因此译码后使 B 相为高电平。第二个步进脉冲  $C_P$  输入后，触发器 I 仍执行计数操作，输出  $Q_1 = "0"$ ， $\bar{Q}_1 = "1"$ ，触发器 II 执行送 “1” 操作，输出  $Q_2 = "1"$ ， $\bar{Q}_2 = "0"$ ，因此只有 C 相为高电平。第三个步进脉冲  $C_P$  输入后，由于  $J_1 = \bar{Q}_2 = "0"$ ， $K_1 = "1"$ ，因此  $Q_1 = "0"$ ， $\bar{Q}_1 = "1"$ ，而触发器 II 执行送 “0” 操作， $Q_2 = "0"$ ， $\bar{Q}_2 = "1"$ ，因此 A 相为高电平，从而完成  $A \rightarrow B \rightarrow C \rightarrow A$  通电方式。单三拍脉冲分配器的工作过程如表 7-3 所示。

表7-3 单三拍脉冲分配器功能表

步进脉冲顺序	触发器输出		译码器输出			通电相
	$Q_1$	$Q_2$	$A$	$B$	$C$	
0	0	0	1	0	0	$A$
1	1	0	0	1	0	$B$
2	0	1	0	0	1	$C$
3	0	0	1	0	0	$A$

## 2. 单四拍脉冲分配器

将 2 级  $J-K$  触发器接成同步计数器后再连接译码器，则可以组成单四拍脉冲分配器，如图 7-32 所示。其工作过程如表 7-4 所示。




图7-32 单四拍脉冲分配器

表7-4 单四拍脉冲分配器功能表

步进脉冲顺序	触发器输出		译码器输出				通电相
	Q <sub>1</sub>	Q <sub>2</sub>	A	B	C	D	
0	0	0	1	0	0	0	A
1	1	0	0	1	0	0	B
2	0	1	0	0	1	0	C
3	1	1	0	0	0	1	D
4	0	0	1	0	0	0	A

### 3. 双三拍脉冲分配器

当步进电动机采用双拍通电方式时，由于在通电状态变化时总有一相维持通电，所以电动机工作比较平稳，因此多采用双拍通电方式。如果将单三拍电路的译码电路稍加改变，即可接成双三拍脉冲分配器，如图7-33所示。由图可知，当  $Q_1 = "0"$ ,  $Q_2 = "0"$  时， $M_1$  输出为 “0”，因此 A、B 两相为高电平。当  $Q_1 = "0"$ ,  $Q_2 = "1"$  时， $M_3$  输出为 “0”，因此 A、C 两相为高电平，从而实现  $AB \rightarrow BC \rightarrow CA \rightarrow AB$  通电顺序。表 7-5 为双三拍脉冲分配器的工作过程。




图7-33 双三拍脉冲分配器

表7-5 双三拍脉冲分配器功能表

步进脉冲顺序	触发器输出		译码器输出			通电相
	Q <sub>1</sub>	Q <sub>2</sub>	A	B	C	
0	0	0	1	1	0	A B
1	1	0	0	1	1	B C
2	0	1	1	0	1	C A
3	0	0	1	1	0	A B

#### 4. 双四拍脉冲分配器

将单四拍脉冲分配器的译码电路稍作改动，即可组成双四拍脉冲分配器，如图7-34所示，其工作过程如表7-6所示。由表可知，通电顺序为 $AB \rightarrow BC \rightarrow CD \rightarrow DA \rightarrow AB$ 。




图7-34 双四拍脉冲分配器

表7-6 双四拍脉冲分配器功能表

步进脉冲顺序	触发器输出		译码器输出				通电相
	Q <sub>1</sub>	Q <sub>2</sub>	A	B	C	D	
0	0	0	1	1	0	0	A B
1	1	0	0	1	1	0	B C
2	0	1	0	0	1	1	C D
3	1	1	1	0	0	1	D A
4	0	0	1	1	0	0	A B

#### 5. 双向单三拍脉冲分配器

单三拍脉冲分配器线路再增加六个与非门即可组成双向单三拍脉冲分配器，如图7-35所示。当需要顺时针转动时，让 $CCW = "0"$ ， $CW = "1"$ ，若 $Q_1 = "0"$ ， $Q_2 = "0"$ ， $A$ 相输出为高电平。第一个脉冲输入后，由于 $M_1$ 被封锁， $M_2$ 输出为“0”， $M_3$ 输出为“1”，此时触发器I执行计数操作， $Q_1$ 从“0”变“1”， $\bar{Q}_1$ 从“1”变“0”。




图7-35 双向单三拍脉冲分配器

与此同时，由于  $M_4$ 、 $M_5$  输出均为低电平，因此  $M_6$  输出为“0”，此时触发器Ⅱ执行送“0”操作，从而使  $Q_2 = “0”$ ， $\bar{Q}_2 = “1”$ 。经译码后，则使B相为高电平。同理第二个步进脉冲输入后，使  $Q_1 = “0”$ ， $Q_2 = “1”$ ，此时C为高电平。这表明在  $CW = “1”$ ， $CCW = “0”$  条件下，通电顺序为  $A \rightarrow B \rightarrow C \rightarrow A$ ，步进电动机转子依顺时针方向转动。

如果让  $CW = “0”$ ， $CCW = “1”$ ，若  $Q_1 = “0”$ ， $Q_2 = “0”$ ，则A相为高电平。此时由于  $M_2$  被封锁， $M_2$  输出为“1”，同时由于  $Q_2 = “0”$ ，又使  $M_1$  输出为“1”，因而  $M_3$  输出为“0”。这样触发器Ⅰ的  $J_1 = “0”$ ， $K_1 = “1”$ ，第一个步进脉冲输入后，触发器Ⅰ输出  $Q_1 = “0”$ ，又由于  $M_4 = “1”$ ， $M_5 = “0”$ ，使  $M_6 = “1”$ ，在此时触发器Ⅱ执行计数操作，即  $Q_2$  从“0”变“1”， $\bar{Q}_2$  从“1”变“0”，经译码后C呈现高电平。同理输入第二个步进脉冲后，使B相为高电平。这表明在  $CW = “0”$ ， $CCW = “1”$  条件下，通电顺序为  $A \rightarrow C \rightarrow B \rightarrow A$ ，步进电机转子依逆时针方向转动。

表7-7 为正向转动工作过程。表7-8 为反向转动工作过程。

表7-7 正向转动时的功能表 ( $CW = “1”$ ,  $CCW = “0”$ )

步进脉冲顺序	触发器输出		译码器输出			通电相
	$Q_1$	$Q_2$	$A$	$B$	$C$	
0	0	0	1	0	0	$A$
1	1	0	0	1	0	$B$
2	0	1	0	0	1	$C$
3	0	0	1	0	0	$A$

表7-8 反向转动时的功能表 ( $CW = “0”$ ,  $CCW = “1”$ )

步进脉冲顺序	触发器输出		译码器输出			通电相
	$Q_1$	$Q_2$	$A$	$B$	$C$	
0	0	0	1	0	0	$A$
1	0	1	0	0	1	$C$
2	1	0	0	1	0	$B$
3	0	0	1	0	0	$A$

双向单三拍脉冲分配器不必采用自动复位电路，因为当电源电压接通后，电路在工作过程中可以自动恢复到正常计数系列。例如，电源电压接通后触发器状态为： $Q_1 = “1”$ ， $Q_2 = “1”$ 。此时步进电动机的三个绕组都不通电，如果让  $CCW = “0”$ ， $CW = “1”$ ，则此时  $M_1$  输出为“1”， $M_2$  输出为“1”， $M_3$  输出为“0”，也就是使  $J_1 = “0”$ ， $K_1 = “1”$ ；另一方面， $M_4$  输出为“0”， $M_5$  输出为“1”，使  $J_2 = “1”$ ， $K_2 = “0”$ ，因此步进脉冲输入后，就使  $Q_1 = “0”$ ， $Q_2 = “1”$ ，再输入一个步进脉冲，就能使电路恢复为： $Q_1 = “0”$ ， $Q_2 = “0”$ ；以后就按正常计数系列工作。

#### 6. 双向单四拍脉冲分配器

单四拍脉冲分配器线路再增加三个与非门就可以组成双向单四拍脉冲分配器，如图7-36 所示。第一级触发器接成  $J_1 = K_1 = “1”$ ，因此每输入一个步进脉冲，触发器状态就翻转一次。第二级触发器接成T型触发器  $J_2 = K_2$ ，当  $M_3$  输出为“0”时，使  $J_2 = K_2 = 0$ ，此时触发器状态保持不变。如果  $M_3$  输出为“1”，触发器就能执行计数操作。

当  $CW = "1"$  和  $CCW = "0"$  时，可使步进电动机转子依顺时针方向转动；当  $CW = "0"$ ， $CCW = "1"$  时，可使步进电动机转子依逆时针方向转动。




图7-36 双向单四拍脉冲分配器

表7-9 为顺时针转动时的工作过程。表7-10为逆时针转动时的工作过程。

表7-9 正向转动时的功能表 ( $CW = "1"$ ,  $CCW = "0"$ )

步进脉冲顺序	触发器输出		译码器输出				通电相
	$Q_1$	$Q_2$	$A$	$B$	$C$	$D$	
0	0	0	1	0	0	0	$A$
1	1	0	0	1	0	0	$B$
2	0	1	0	0	1	0	$C$
3	1	1	0	0	0	1	$D$
4	0	0	1	0	0	0	$A$

表7-10 反向转动时的功能表 ( $CW = "0"$ ,  $CCW = "1"$ )

步进脉冲顺序	触发器输出		译码器输出				通相器
	$Q_1$	$Q_2$	$A$	$B$	$C$	$D$	
0	0	0	1	0	0	0	$A$
1	1	1	0	0	0	1	$D$
2	0	1	0	0	1	0	$C$
3	1	0	0	1	0	0	$B$
4	0	0	1	0	0	0	$A$

### 7. 三相六拍脉冲分配器

图7-37为三相六拍脉冲分配器的逻辑图。图中  $CW$  为正向控制输入端， $CCW$  为反向控制输入端， $CP$  为步进脉冲输入端， $K$  为使能控制端。当  $K = "0"$  时， $M_4$ 、 $M_5$  和  $M_6$  被封锁， $A$ 、 $B$  和  $C$  三相都没有高电平输出，使步进电动机处于停止状态。当  $K = "1"$  时， $A$ 、 $B$  和  $C$  三相按正常通电顺序分别有高电平信号输出。假定  $CW = "1"$ ， $CCW = "0"$ ，触发器 I、II 和 III 输出的起始状态为： $\bar{Q}_1 = "1"$ ， $\bar{Q}_2 = "0"$ ， $\bar{Q}_3 = "0"$ 。此时由于  $M_4$  输出为 " $0$ "，因此输出  $A$  为高电平；又由于  $M_5$ 、 $M_6$  输出为 " $1$ "，则使其余输出为低电平。




图7-37 三相六拍脉冲分配器

第一个步进脉冲输入之前各触发器的输入状态为  $J_1 = "0"$ ,  $K_1 = "1"$ ,  $J_2 = "0"$ ,  $K_2 = "1"$ ,  $J_3 = "1"$ ,  $K_3 = "0"$ 。当第一个步进脉冲输入后, 各触发器的输出状态为:  $Q_1 = "0"$ ,  $\bar{Q}_1 = "1"$ ,  $Q_2 = "0"$ ,  $\bar{Q}_2 = "1"$ ,  $Q_3 = "1"$ ,  $\bar{Q}_3 = "0"$ , 从而使输出  $A$  和  $B$  为高电平,  $C$  为低电平。在第一个步进脉冲输入之后, 各触发器的输入状态为:  $J_1 = "1"$ ,  $K_1 = "0"$ ,  $J_2 = "0"$ ,  $K_2 = "1"$ ,  $J_3 = "1"$ ,  $K_3 = "0"$ 。当第二个步进脉冲输入后, 各触发器输出状态为:  $Q_1 = "1"$ ,  $\bar{Q}_1 = "0"$ ,  $Q_2 = "0"$ ,  $\bar{Q}_2 = "1"$ ,  $Q_3 = "1"$ ,  $\bar{Q}_3 = "0"$ , 从而使输出  $B$  为高电平,  $A$  和  $C$  为低电平。此时各触发器的输入状态为:  $J_1 = "1"$ ,  $K_1 = "0"$ ,  $J_2 = "0"$ ,  $K_2 = "1"$ ,  $J_3 = "0"$ ,  $K_3 = "1"$ , 因此第三个步进脉冲输入后, 各触发器的输出状态为:  $Q_1 = "1"$ ,  $\bar{Q}_1 = "0"$ ,  $Q_2 = "0"$ ,  $\bar{Q}_2 = "1"$ ,  $Q_3 = "0"$ ,  $\bar{Q}_3 = "1"$ , 从而使输出  $A$  为低电平,  $B$  和  $C$  为高电平。此时各触发器的输入状态为:  $J_1 = "1"$ ,  $K_1 = "0"$ ,  $J_2 = "1"$ ,  $K_2 = "0"$ ,  $J_3 = "0"$ ,  $K_3 = "1"$ 。

第四个步进脉冲输入后, 各触发器的输出状态为,  $Q_1 = "1"$ ,  $\bar{Q}_1 = "0"$ ,  $Q_2 = "1"$ ,  $\bar{Q}_2 = "0"$ ,  $Q_3 = 0$ ,  $\bar{Q}_3 = "1"$ , 使输出  $A$  和  $B$  为低电平;  $C$  为高电平。此时各触发器的输入状态为:  $J_1 = "0"$ ,  $K_1 = "1"$ ,  $J_2 = "1"$ ,  $K_2 = "0"$ ,  $J_3 = "0"$ ,  $K_3 = "1"$ , 第五个步进脉冲输入后, 各触发器输出状态为:  $Q_1 = "0"$ ,  $\bar{Q}_1 = "1"$ ,  $Q_2 = "1"$ ,  $\bar{Q}_2 = "0"$ ,  $Q_3 = "0"$ ,  $\bar{Q}_3 = "1"$ , 使输出  $A$  和  $C$  为高电平,  $B$  为低电平。此时各触发器输入状态为:  $J_1 = "0"$ ,  $K_1 = "1"$ ,  $J_2 = "1"$ ,  $K_2 = "0"$ ,  $J_3 = "1"$ ,  $K_3 = "0"$ 。

第六个步进脉冲输入后, 各触发器的输出状态为:  $Q_1 = "0"$ ,  $\bar{Q}_1 = "1"$ ,  $Q_2 = "1"$ ,  $\bar{Q}_2 = "0"$ ,  $Q_3 = "1"$ ,  $\bar{Q}_3 = "0"$ , 使输出  $A$  为高电平,  $B$  和  $C$  为低电平。由此可得出脉

冲分配器的输出状态的变化顺序为： $A \rightarrow AB \rightarrow B \rightarrow BC \rightarrow C \rightarrow CA \rightarrow A$ 。如果不断地输入步进脉冲，则脉冲分配器的输出状态就按此顺序不断循环。同理，当 $CW = "0"$ ,  $CCW = "1"$ 时，脉冲分配器的输出状态的变化顺序为： $A \rightarrow AC \rightarrow C \rightarrow CB \rightarrow B \rightarrow BA \rightarrow A$ ，使步进电动机按逆时针转动。

脉冲分配器各输出端 $A$ 、 $B$ 和 $C$ 的状态在任何时刻都不允许同时为“1”，在触发状态下（即 $K = "1"$ 时）， $A$ 、 $B$ 和 $C$ 不允许同时为“0”，否则步进电动机不能正常运转。为此利用与非门 $M_7$ 和 $M_8$ 的输出控制触发器Ⅱ的置位输入端 $S_D$ 和复位输入端 $R_D$ 。当触发器Ⅰ、Ⅱ和Ⅲ输出一旦同时为“1”时，则使 $M_8$ 输出为“0”，此“0”信号立即对触发器Ⅱ直接复位，使 $Q_2 = "1"$ ，各触发器的状态就自动变为010状态。

上述工作过程的脉冲波形图如图7-38所示。表7-11为三相六拍脉冲发生器的功能表。

表7-11 三相六拍脉冲分配器的功能表

$K$	$CP$	$CW = 1$ (顺转)			$CW = 0$ (反转)		
		$CCW = 0$			$CCW = 1$		
		$A$	$B$	$C$	$A$	$B$	$C$
1	↑	1	0	0	1	0	0
1	↑	1	1	0	1	0	1
1	↑	0	1	0	0	0	1
1	↑	0	1	1	0	1	1
1	↑	0	0	1	0	1	0
1	↑	1	0	1	1	1	0
0	↑	0	0	0	0	0	0

### 三、步进电动机驱动器

用HTL小规模集成电路组成的脉冲分配器，其输出电流很小，只有10mA左右，不能直接驱动步进电动机绕组（因为一般步进电动机的绕组工作电流要达到几个安培以上）。因此要在脉冲分配器后接功率放大电路，用放大后的信号去驱动步进电动机。图7-39为由三相六拍脉冲分配器和功率放大电路组成的步进电机驱动器（为简单起见，在这里仅以A相进行说明）。图7-39中， $V_m$ 为步进电动机绕组直流电源电压， $L_A$ 为A相绕组； $R_L$ 为A相总电阻，晶体管 $T_1$ 、 $T_2$ 组成的射极跟随器用于放大电路（脉冲分配器）输出电流。当电路输出 $A$ 为低电平（ $\leq 1.5$  V）时， $T_1$ 和 $T_2$ 截止，因而 $T_3$ 也截止，步




图7-38 三相六拍分配器的工作波形图

进电动机 A 相绕组无工作电流流过。只有当电路输出 A 为高电平 ( $\geq 13.5V$ ) 时,  $D_1$

处于反向截止,  $T_1$  和  $T_2$  才会导通。这样  
一来流入  $T_3$  基极的电流被放大了几百倍  
( $T_3$  的集电极电流可达几安培), 保证 A  
相绕组有足够的工作电流。




图 7-39 步进电动机驱动器




图 7-40 高低压驱动电路

电压脉冲加到 A 相绕组时, 由于绕组电感的影响, 电流不能立即达到稳定值, 而是需要一段时间, 大约为  $T_3$  晶体管集电极回路的时间常数的三倍。回路时间常数过大, 就要降低起动频率和运行频率, 使步进电动机只能在低频下运行 (通常都要求提高步进电动机的工作速度)。为此要尽可能减小集电极回路的时间常数值  $\tau$ 。 $\tau$  数值由下式决定:

$$\tau = \frac{L_A}{R_L}$$

而

$$R_L = r_L + r_c$$

式中  $L_A$  —— A 相绕组的平均电感;

$r_L$  —— A 相绕组的电阻;

$r_c$  —— 集电极回路外接串联电阻;

$R_L$  —— 集电极回路的总电阻。

减小  $\tau$  的办法就是增加外接串联电阻  $r_c$  的数值。增加外接串联电阻的缺点是降低了放大器的效率, 因为大部分功率要消耗在  $r_c$  上。因此为了保证步进电动机绕组有规定的工作电流, 就得提高绕组的直流电源电压。因此增加外接串联电阻的方法, 只适用于小功率步进电动机。

为了解决这个矛盾, 可以采用高低压驱动线路, 如图 7-40 所示。电路工作时, 每一个步进脉冲一开始时, 用高压电源对绕组提供工作电源, 因此不增加  $r_c$  也可以使绕组电流迅速提高到稳定电流值, 然后高压电源自动切断, 而由低压电源供电维持绕组所需要的工作电流。以下简单分析高低压驱动电路的工作原理。

当电脉冲分配器加到功放电路的步进脉冲刚开始时, 一方面晶体管  $T_3$  导通, 同时使单稳态触发器翻转到暂稳态, 使  $T_4$  导通。如果单稳态触发器的输出电流足够大, 就可以使  $T_4$  处于饱和导通状态, 因此  $T_4$  发射极电压近似于高压电源电压值。此时二极管  $D_L$  被反向偏置, 从而使低压电源  $V_{DL}$  同高压电源  $V_{DH}$  相互隔离。当单稳态触发器从暂稳态恢复到稳态后, 则使  $T_4$  自动关断, 因而低压电源  $V_{DL}$  通过正向二极管  $D_L$  对绕组继续供电。高压电源需要接通多长时间则由单稳态触发器的定时元件数值决定。

# 附录

第五部分

## 附录● I HTL 集成电路的老化筛选条件

对集成电路产品进行老化筛选是为了保证产品的可靠性，提供优质产品给用户使用。另一方面则可以通过老化筛选试验得到集成电路产品的极限应用数据，从中找出影响产品可靠性的内在因素，为改进产品设计提供依据。因此老化筛选是生产高可靠产品的必不可少的重要措施。但是筛选本身并不会提高电路的可靠性。只有用最佳电路设计、生产工艺和进行有效的质量管理活动才能制造出高可靠产品。

在集成电路制造厂和使用单位都必须安排老化筛选工艺，针对不同的要求提出工艺筛选条件就可以消除潜伏的早期失效电路。老化筛选就是采用各种外加应力加速早期失效电路很快失效，但这种外加应力对稳定的电路则不应产生破坏作用。

外加应力通常以热、电应力为主，可以是单独一种应力，也可以是几种应力对电路产品同时作用。采用什么样的外加应力和条件应根据制造厂的产品失效模式和失效机构，结合原来的设计、工艺、采用原材料以及质量控制措施来决定，同时还要针对不同用户的使用条件，才能制订出与各类产品相适应的筛选工艺和条件。

HTL 集成电路的老化筛选项目最常用的有12项：

- (1) 大圆片试测，在电路制造厂进行。
- (2) 电路芯片镜检，在电路制造厂进行。
- (3) 高压电冲击，在电路制造厂和使用单位进行。
- (4) 高低温冲击，在电路制造厂和使用单位进行。
- (5) 高温存贮，在电路制造厂和使用单位进行。
- (6) 高温功率老化，在电路制造厂和使用单位进行。
- (7) 击穿电压测试，在电路制造厂和使用单位进行。
- (8) 高温电参数测试，在电路制造厂和使用单位进行。
- (9) 低温电参数测试，在电路制造厂和使用单位进行。
- (10) 常温低电源电压功能测试，在电路制造厂和使用单位进行。
- (11) 低频功能测试，在电路制造厂和使用单位进行。
- (12) 检漏，在电路制造厂和使用单位进行。

这12项常用筛选项目各单位都根据质量控制要求选取，老化筛选程序也不一定按上述规定。对特殊要求情况，还可以另外增加筛选项目。以下作简要介绍。

### 一、大圆片测试

HTL 集成电路产品通常都不能准确地测量内部晶体管的电参数，例如电源放大系数  $h_{FE}$  和击穿电压，虽然由  $h_{FE}$  小和击穿性能差的晶体管所组成的电路也具有正确的逻辑功能，电参数符合规范要求，但在特殊环境下使用或者经长期使用就有可能失效。因

● 有关常用逻辑(图形)符号与国际标准逻辑(图形)符号、集成电路常用名词术语和参数涵义解释等方面的资料可参阅《TTL集成电路》分册。

此这种半成品电路片必须在组装之前淘汰掉，为此，必须进行大圆片晶体管  $h_{FE}$  和击穿电压测试，具体测试条件和规范则由集成电路制造厂内部确定。

## 二、电路芯片镜检

集成电路芯片必须在 100~200 倍显微镜下，通过检查电路管芯，将表面有缺陷的电路芯片排除。各电路制造厂都采用不同的表面镜检标准。这种标准通常就成为决定产品质量的关键因素。电路芯片镜检项目如下：

### 1. 划痕

电路芯片表面的铝膜将各元件连接成一个完整的功能电路，如果表面铝膜受到擦伤产生划痕，电路在长期工作过程中就会在划痕处断开，造成失效，因此在芯片要害部位的铝膜不得出现明显的划痕。

### 2. 图形完整

电路芯片上各种图形必须完整无缺，光刻位置准确。

### 3. 钝化层厚度均匀

电路芯片表面上的二氧化硅或氮化硅钝化层无龟裂，不发花，无针孔。

### 4. 光刻图形清晰

要求各种类光刻图形线条清晰、无钻蚀、不扩大、不缩小。

## 三、高压电冲击

HTL 集成电路要在条件恶劣的环境中使用，即使是强电场环境，也要求电路工作稳定可靠，因此 HTL 集成电路在产品出厂前要进行高压电冲击，这样就可以确保电路在强电场作用时不会损坏。高压电冲击的线路图如图 I-1 所示。将 220V 交流电串接 1 个  $1M\Omega$  电阻，然后分别接触电路的各个引出端（除地端引线外），接触时间要求小于 0.1 s。




图 I-1 高电压冲击

## 四、高低温冲击

高低温冲击又称为高低温循环，是用来检验电路中不同结构材料之间的热膨胀和物理性能是否匹配的，对发现电路结构和组装缺陷很有效，同时对早期失效起加速作用。

进行高低温冲击时，集成电路不加电，筛选条件为

$-55^{\circ}\text{C} \longleftrightarrow 150^{\circ}\text{C}$

在每种温度下，保持 30min，转换时间小于 1min，循环 5 次。

需要说明一点：对于采用胶封工艺的集成电路，不宜作多次冲击，只能限制在 5 次以内。多次冲击将使密封胶疲劳老化，使封盖脱落。即使是金属全密封封装的电路，如果冲击 5 次不坏，则再继续几十次也不会损坏。

### 五、高温贮存

将电路不加电放在高温烘箱中，目的在于通过热应力来加速可能发生或存在的任何表面化学反应。例如对由水汽、钠离子沾污所引起的表面腐蚀作用、表面漏电、反型层等都具有加速作用，从而使潜在的早期失效电路尽快暴露出来，同时对芯片的内部缺陷和不良加工产生的缺陷都有一定筛选效果，其优点是简单易行，可以成批地进行筛选。

筛选条件为在  $125^{\circ}\text{C} \pm 5^{\circ}\text{C}$  中存贮 96 h。或在  $150^{\circ}\text{C} \pm 5^{\circ}\text{C}$  中存放 96 h，但是对以银铜锡焊料为封口材料的全密封电路，由于锡在高温下很容易氧化，造成漏气，因此这种类型的电路不宜采用这种筛选条件，应降低到  $125^{\circ}\text{C}$  进行老化。

### 六、高温功率老化

高温功率老化是把电路放在高温环境中，加电作超负荷连续工作，从而加速早期失效过程。这是一种最有效的筛选方法。选用严格而又切合实际的筛选条件就能在较短时间内把早期失效电路筛选掉。

目前常用的高温功率老化有两种方法：直流偏压老化和脉冲功率老化。

#### 1. 直流偏压老化

对于各种门电路大多采用直流偏压老化。因为门电路线路简单，可以将电路的输入端加上一种直流偏压（例如接  $V_{cc}$ ），经一段时间后，又换成另一种输入直流偏压（例如接地），这样电路的输出状态就能按时间转换，如图 I-2 所示。这种老化筛选方法简单易行，不需要复杂的设备。为了使筛选作用应力加强，通常将  $V_{cc}$  提高到 18 V，这样一来输出负载也增加了 1.2 倍。




图 I-2 直流偏压老化

筛选条件：时间  $t = 48\text{ h}$

温度  $T = 85^{\circ}\text{C}$

电路状态可以每 4 小时转换一次。

#### 2. 脉冲功率老化

对于触发器和中规模集成电路，由于线路复杂，电路功能多，用直流偏压老化就不能将电路内每个元件老化到，因此必须采用脉冲功率老化，老化线路如图 I-3 所示。

老化条件：时间  $t = 48\text{ h}$

温度  $T = 85^{\circ}\text{C}$

电源电压  $V_{cc} = 16.5\text{ V}$

脉冲信号源频率  $f = 100\text{ kHz}$




图 I - 3 脉冲功率老化

为了加大筛选应力，一般都要求采用比85℃高的温度进行高温功率老化，而且事实上也的确能更有效地将早期失效电路筛选掉。但是在更高温度环境中老化，带来的问题是集成电路老化插座很容易损坏，也会产生插座弹力不足导致接触不良的问题，从而不能有效地进行老化筛选。但是如果能经常检修电路插座，并用接触片镀金良好的陶瓷插座，保证每次老化工作时接触良好，在这种情况下也可以选用100℃或125℃高温进行功率老化。

### 七、击穿电压测试

集成电路产品可以采用输入输出击穿电压测试来检查内在质量优劣。击穿电压测试也是筛选电路的有效方法。测试仪器采用JT-1晶体管特性图示仪。将集成电路的各输入端和输出端分别对地测量击穿电压，要求在5μA击穿电流下，击穿电压应大于18V。但是对于有源输出端和无源输出端不能进行击穿测试，此外扩展端也不能进行击穿测试。

### 八、高温电参数测试

为了保证HTL电路能在高温环境中工作，必须在70℃±2℃高温中进行直流电参数测试，应符合电参数规范要求。

### 九、低温电参数测试

为了保证HTL电路能在低温环境中工作，必须在-30℃低温下进行直流电参数测试，应符合电参数规范要求。

### 十、常温低电源电压功能测试

HTL小规模集成电路，由于线路简单，因此可以不进行低温低参数测试，而用常温低电源电压功能测试来代替。如图I-4所示。

测试条件：温度T=常温

电源电压V<sub>CC</sub>=11.5V

信号源频率f=100kHz

要求电路具有正常逻辑功能。




图 I-4 常温低电源电压功能测试

## 十一、低频功能测试

HTL 电路往往是在低频率条件下工作的。为了保证  $J-K$  触发器能在低频率下正常工作，要求对电路进行低频功能测试，如图 I-5 所示。

测试条件：测试频率  $f = 1\text{kHz}$

电源电压  $V_{cc} = 11.5\text{V}$

如果不用示波器指示功能，则可以用发光二极管来显示功能，此时测试频率可降低到每秒 1Hz， $J-K$  触发器  $CP$  输入端上的发光二极管每秒亮一次，而输出端的发光二极管则每 2 秒亮一次，如图 I-6 所示。




图 I-5 低频功能测试




图 I-6 用发光二极管显示功能

## 十二、检漏

集成电路的密封性对长期稳定工作有明显影响，为此要对产品进行检漏。高可靠性产品要求漏率  $\leq 10^{-7}\text{atm} \cdot \text{cm}^3/\text{s}$ ，为了检测微量漏气，必须先用氦质谱进行细检漏，合格品再进行氟油加压粗检漏，将较大漏率的电路挑出来。如果先进行粗检漏，就会将细小的漏孔堵塞，这样细检漏就无法进行。

一般产品只做氟油加压检漏，可以保证漏率  $\leq 10^{-5}\text{atm} \cdot \text{cm}^3/\text{s}$ 。

胶封的集成电路，由于电路芯片表面被胶体覆盖，因此可以不必进行氟油加压检漏，只需要通过灯光照射把有明显漏孔的电路挑出即可。


④ 1atm = 101.325kPa。

## 附录II 类HTL电路——H108汽车交流发电机电压调节控制门电路

汽车用的各种零部件，一贯以降低成本和提高功能为目的，为了节省能源，也非常注重减轻车体重量，采用集成电压调节器可以比机械式接点调节器减小约500g重量。机械式接点调节器很难防振，必须和汽车发电机分离安装，因此要作为单独零部件来处理。然而采用集成电压调节后，由于没有接触点，所以能抗振动并和发电机安装在一起，从而有利于减小车身体积，并使发电机输出电压更加稳定。汽车交流发电机电压调节器由控制门电路和功率放大电路两部分组成，本文着重介绍控制门的工作原理和应用。


### 1. 线路图、外引线功能端排列图

图I-1为H108汽车交流发电机电压调节控制门的线路图，由图可见，这是一种变形HTL门电路，其中 $D_1$ 、 $D_2$ 、 $D_3$ 为电平转移二极管，可以起温度补偿作用。 $D_2$ 为齐纳二极管，它的反向击穿电压为7~7.5V，这样使门电路的输入开门电平提高到9~10V。电路输出为集电极开路结构。



图I-1 H108电压调节控制门电路的线路图

图I-2为H108汽车交流发电机电压调节控制门的外引线功能端排列与外形。电路采用B-1型四条引线金属壳封装，具有稳定性好、密封性好等优点，适合于在高温环境中长期可靠地工作，并能在潮湿环境中长期工作。



名 称	尺 寸 (mm)							
	$D_1$	$D$	$d_1$	$d$	$h$	$L$	$a$	$b$
B-1	5.8	4.8	2.5	0.45	5.5	$15 \pm 1$	0.8	6.6

图I-2 H108外引线功能排列与外形

## 2. 电参数规范表

表 II-1 为 H108 汽车交流发电机电压调节控制门的电参数规范表。

表 II-1 H108 电参数规范表

参数名称	符号	规范值	单位	测试条件
直 流 参 数	电流放大系数	$\beta$	$\geq 30$	$I_b = 20\mu A$
	开门电压	$V_z$	$9 \sim 10$	$I_z = 1mA$
	电压稳定度	$\Delta V_z$	$4 \sim 5$	$I_z = 1mA$ , 温度 $T_A = 20 \sim 75^\circ C$
	输出低电平电压	$V_{OL}$	$\leq 0.5$	$I_z = 0.5mA$ , $I_{OL} = 20mA$
	输出击穿电压	$BV_{CBO}$	$\geq 20$	$I_{ceo} = 10\mu A$

## 3. 典型应用

汽车交流发电机电压调节控制门主要用来组装汽车充电系统的电源电压调节器，如图 II-3 所示。图中，当汽车钥匙开关（点火开关）K 一闭合，就接通从蓄电池 B、充




图 II-3 汽车充电电源系统线路图

电指示灯  $PL$ 、预充磁电阻  $R_6$ 、励磁线圈  $F$  到复合功率晶体管 ( $T_2$ 、 $T_3$ ) 的供电回路。在指示灯点亮的同时，交流发电机进入预励磁状态。如果发电机一转动起来，交流发电机就开始发电，并经过三个一组二极管 ( $D_1$ ) 提供励磁电流，此时由于指示灯两端电压大致相等，所以指示灯就熄灭了。当发电机的输出电压一超过设定电压时，稳压管 ( $D_2$ ) 和晶体管  $T_1$  就导通，使晶体管  $T_2$  和  $T_3$  转为截止，抑制了磁场电流，这样就能达到对发电机输出电压作恒定控制的目的。 $D_5$  为续流二极管，对功率晶体管起保护作用； $S$  为发电机定子绕组； $R_2$  为晶体管基极泄放电阻，加上  $R_L$  能提高  $T_1$  集电极-发射极间的击穿电压，使  $T_1$  能在较高动态电压下工作，同时还可以加速  $T_1$  从导通到截止的转换过程。 $R_2$  的数值要经调试决定，既要满足输入电压变化灵敏度要求，又要兼顾到  $T_1$  集电极-发射极间的击穿电压，当  $R_2$  太小时，基极分流过多，因此调节控制门对输入电压变化不能灵敏反应。当  $R_2$  太大时，灵敏度提高，但却降低了集电极-发射极间耐压。晶体管  $T_1$  的输入电流由输入电压决定。 $C_n$  是使调节器工作稳定的电容，能对输入高频干扰信号起抑制作用，如果不选用  $C_n$ ，控制门输出特性很容易受到干扰，输出信号会产生振荡，使励磁线圈产生多次冲击电流。加  $C_n$  后，控制门的输出波形比较平滑，不会振荡。 $C_n$  大小由发电机特性决定，调节器输出电流为  $18A$  时，可选  $0.01\mu F$ ；如果选值过大，则影响调节精度； $C_n$  过小，不能抑制干扰。

用H108组装成汽车电源电压调节器后，对调节器进行台架试验，配合14V 500W交流发电机使用，结果如表Ⅱ-2所示。

表Ⅱ-2 14V 500W发电机

试验项目	测 试 条 件 及 实 测 值
1. 电压调节范围	环境温度 $20 \pm 5^\circ\text{C}$ , 发电机转速 $N = 3800\text{min}^{-1}$ , 负载电流 $I_M = 18\text{A}$ , 输出电压应为 $14.2 \pm 0.4\text{V}$ , 实测值 $14.2 \sim 14.48\text{V}$
2. 转速特性	负载电流 $I_M = 18\text{A}$ , 发电机转速为 $2500 \sim 7000\text{min}^{-1}$ , 其电压变化应低于 $0.4\text{V}$ , 实测电压变化低于 $0.1\text{V}$
3. 负载特性	转速为 $3800\text{min}^{-1}$ , 负载电流 $I_M$ 从 $5\text{A}$ 加大到 $36\text{A}$ 时, 电压变化应低于 $0.5\text{V}$ , 实测电压变化为 $-0.24 \sim -0.3\text{V}$
4. 高温试验	在 $+75^\circ\text{C}$ , 转速为 $3800\text{min}^{-1}$ , 负载电流 $I_M = 18\text{A}$ , 调节器经过 $1.5\text{h}$ , 其调节电压变化应低于 $-0.5\text{V}$ , 实测调节电压变化为 $-0.3 \sim -0.5\text{V}$
5. 试验结论	H108所组装成的交流发电机电压调节器可以满足调压器的技术条件

### 附录Ⅲ LH系列低速高抗干扰数字集成电路●

LH系列集成电路是我国新开发的低速高抗干扰数字集成电路，其特点是工作电源电压高达  $20 \sim 28\text{V}$ ，典型为  $24\text{V}$ 。抗干扰电平可达  $10\text{V}$ 以上。动态抗脉冲干扰能力很强。


LH电路的脉冲抗干扰能力实际上可用电路的传输延迟时间来考虑，如果干扰脉冲宽度小于电路的  $1/2$  传输延迟时间，电路状态就来不及响应，避免了电路发生误动作。因此人为地增大电路的传输延迟时间，相应地就增强了抗脉冲干扰能力。增加电路传输延迟时间的方法是在输出级外接积分电容。

#### 1. 二输入端四与非门——LH001

图Ⅲ-1为LH001的逻辑图和逻辑方程式。

表Ⅲ-1为LH001的功能表。

表Ⅲ-1 LH001功能表



输 入			输 出
B	C	H	Q
0	0	0	1
1	0	0	1
0	1	0	1
1	1	0	0
x	x	1	0


“0” 接地或低电平  
 “1” 悬空或高电平  
 “x” 任意状态

“0” 悬空 “1” 有注入电流	“0” 低电平 “1” 高电平
---------------------	--------------------

图Ⅲ-1 LH001逻辑图和逻辑方程式

● LH系列电路由邮电部508厂开发并提供了本附录资料。

图Ⅲ-2 为 LH001 的 1 / 4 线路图。


图Ⅲ-2 LH001的线路图( $\frac{1}{4}$ )

图Ⅲ-3 为 LH001 的外引线功能端排列图, 电路采用 18 条外引线双列直插式陶瓷封装。

表Ⅲ-2 为 LH001 的电参数规范表。

表Ⅲ-2 LH001电参数规范表


推荐工作条件				
	最 小		典 型	最 大
输入高电平 电压 $V_{IH}$	B	10 V		
	C			
输入低电平 电压 $V_{IL}$	H	0.7 V		
				7 V
工作电压	B			
	C			0.3 V
环境温度	H			
		20 V	24 V	28 V
环境温度				
		- 10°C	25°C	70°C

图Ⅲ-3 LH001的外  
引线功能排列图

参数名称	符 号	规 范 值	单 位	测 试 条 件
截止电源电流	$I_{CCH}$	$\leq 8$	mA	$V_{CC} = 28 \text{ V}$ , B、C 接地, H 悬空
导通电源电流	$I_{CCL}$	$\leq 15$	mA	$V_{CC} = 28 \text{ V}$ , B、C、H 悬空
输出高电平电压	$V_{OH}$	$\geq 27$	V	$V_{CC} = 28 \text{ V}$ , $V_{IL} = 7.5 \text{ V}$
输出低电平电压	$V_{OL}$	$\leq 0.8$	V	$V_{CC} = 20 \text{ V}$ , $V_{IH} = 10 \text{ V}$
				$A \text{ 档 } I_{OL} = 6 \text{ mA}$ $B \text{ 档 } I_{OL} = 16 \text{ mA}$
输出高电平电流	$I_{OH}$	$\leq 100$	$\mu\text{A}$	$V_{CC} = 28 \text{ V}$ , $V_I = 0 \text{ V}$ , $V_O = 28 \text{ V}$
输入高电平电流	$I_{IH}$	$\leq 10$	$\mu\text{A}$	$V_{CC} = 28 \text{ V}$ , $V_I = 28 \text{ V}$ , 另一端接地
输入低电平电流	$I_{IL}$	$\leq 1.2$	mA	$V_{CC} = 28 \text{ V}$ , $V_I = 0 \text{ V}$ , 另一端接 28 V

## 2. 双延时整形电路——LH002

图Ⅱ-4为LH002的逻辑图及逻辑方程式。




图Ⅱ-4 LH002逻辑图及逻辑方程式

表Ⅲ-3为LH002的功能表。

图Ⅲ-5为LH002的1/2线路图。

表Ⅲ-3 LH002功能表


输入			输出	
A	H	C	Q	Q̄
0	0	1	0	1
1	0	1	1	0
x	1	1	1	0
x	x	0	1	x
“0”悬空或接地 （低电平）； “1”高电平； “x”任意态	“0”悬空； “1”有注入电流； “x”任意态	“0”接地或接低 电平 “1”悬空或接高 电平	“0”低电位 “1”高电位 “x”任意态	



图Ⅲ-5 LH002的线路图(1/2)

图Ⅲ-6为LH002的外引线功能端排列图，采用18条外引线双列直插式陶瓷封装。表Ⅲ-4为LH002的电参数规范表。

表Ⅲ-4 LH002电参数规范表



图Ⅲ-6 LH002外引线  
功能端排列图


推荐工作条件				
		最 小	典 型	最 大
输入高电平 电压 $V_{IH}$	<i>A</i>	16 V		$V_{CC}$
	<i>K</i>	14 V		$V_{CC}$
	<i>H</i>	0.7 V		-
	<i>C</i>	12 V		$V_{CC}$
输入低电平 电压 $V_{IL}$	<i>A</i>			9 V
	<i>K</i>			8 V
	<i>H</i>			0.3 V
	<i>C</i>			6 V
工作电压		20 V	24 V	28 V
环境温度		-10°C	25°C	70°C

电参数规范表

参 数 名 称	符 号	规 范 值	单 位	测 试 条 件
直 流 参 数	截止电源电流	$I_{CCH}$	$\leq 22$	mA $V_{CC} = 28 V, V_I = 28 V$
	导通电源电流	$I_{CCL}$	$\leq 18$	mA $V_{CC} = 28 V$ , 输入悬空
	输出高电平电压	$V_{OH}$	$\geq 27$	V $V_{CC} = 28 V, V_{IH} = 16 V, V_{IL} = 9 V$
	输出低电平电压	$V_{OL}$	$\leq 0.8$	V $V_{CC} = 20 V, V_{IH} = 16 V, V_{IL} = 9 V$ $I_{OL} = 6 mA (A 档), 16 mA (B 档)$
	输出高电平电流	$I_{OH}$	$\leq 100$	$\mu A$ $V_{CC} = 28 V, V_I = 28 V, V_0 = 28 V$
	输入低电平电流	$I_{IL}$	$A, K \leq 10$ $C \leq 1.2$	$\mu A$ $V_{CC} = 28 V, V_I = 0 V$
动 态 参 数	输入高电平电流	$I_{IH}$	$A \leq 100$ $C \leq 10$	$\mu A$ $V_{CC} = 28 V, V_I = 24 V$
	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$	$> 0.1$ ms	$V_{CC} = 24 V, f = 50 Hz, V_m = 24 V, C_L = 0.022 \mu F$

### 3. LH003双随机逻辑门

图Ⅲ-7为LH003的逻辑图及逻辑方程式。




图Ⅲ-7 LH003逻辑门及逻辑方程式

表Ⅲ-5为LH003的功能表。

表Ⅲ-5 LH003功能表

输入		输出					
\$A_1 \cdot A_3\$	\$H_1 \cdot H_2\$	\$B_2 \cdot B_4\$	\$A_2 \cdot A_4\$	\$C_1 \cdot C_2\$	\$Q_1 \cdot Q_2\$	\$\overline{Q}_1 \cdot \overline{Q}_2\$	
1	0	1	0	1	1	0	
0	0	1	0	1	0	1	
x	1	1	0	1	1	0	
x	x	0	0	1	1	0	
x	x	x	1	1	0	1	
x	x	x	x	0	x	1	
“0”悬空或 接地(低电位), “1”接高电 位。 “x”任意态		“0”悬空 “1”有注入 电流时, “x”任意态		“0”悬空或 接低电位, “1”悬空或 接高电位, “x”任意态		“0”低电位, “1”高电位, “x”任意态	


图Ⅲ-8为LH003的1/2线路图。



图Ⅲ-8 LH003的线路图(\$\frac{1}{2}\$)

图Ⅲ-9为LH003的外引线功能端排列图，采用18条外引线双列直插式陶瓷封装。表Ⅲ-6为LH003的电参数规范表。

表Ⅲ-6 LH003 电参数规范表

		推荐工作条件			
		最 小	典 型	最 大	
	输入高电平电压 $V_{IH}$	$A_{1,3}$	16V		
		$A_{2,4}$	13V	28V	
		$H_{1,2}$	0.7V	-	
		$B_{2,4}C_{1,2}$	12V	28V	
	输入低电平电压 $V_{IL}$	$A_{1,3}$		9V	
		$A_{2,4}$		8V	
		$H_{1,2}$		0.3V	
		$B_{2,4}C_{1,2}$		6V	
工作电压		20V		24V	
环境温度		-10°C		70°C	

图Ⅲ-9 LH003 外引线功能端排列图


电参数规范表

参 数 名 称	符 号	规 范 值	单 位	测 试 条 件
直 流 参 数	截止电源电流	$I_{CCH}$	$\leq 16$	mA $V_{CC} = 28V$ , 输入悬空
	导通电源电流	$I_{CCL}$	$\leq 20$	mA $V_{CC} = 28V$ , $I_I = 28V$
	输出高电平电压	$V_{OH}$	$\geq 27$	V $V_{CC} = 28V$ , $V_{IL} = 9V$ , $V_{IH} = 16V$
	输出低电平电压	$V_{OL}$	$\leq 0.8$	V $V_{ee} = 20V$ , $V_{IL} = 9V$ , $V_{IH} = 16V$ , A 档 $I_{OL} = 6mA$ B 档 $I_{OL} = 16mA$
	输出高电平电流	$I_{OH}$	$Q$ $\leq 110$ $Q$ $\leq 100$	$\mu A$ $V_{CC} = 28V$ , $V_I = 28V$ , $V_0 = 28V$
	输入低电平电流	$I_{IL}$	$A$ $B_{2,C}$ $\leq 10$ $\leq 1.2$	$\mu A$ $V_{CC} = 28V$ , $V_{IN1} = 28V$ , $V_{IN2} = 0V$
	输入高电平电流	$I_{IH}$	$A$ $B_{2,C}$ $\leq 100$ $\leq 10$	$\mu A$ $V_{CC} = 28V$ , $V_{IN1} = 28V$ , $V_{IN2} = 24V$
动 态 参 数	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$	$> 0.1$	ms $V_{CC} = 24V$ , $f = 50Hz$ , $V_m = 24V$ , $C_L = 0.022\mu F$

#### 4. 双接口电路——LH004

图Ⅲ-10为 LH004的逻辑图和逻辑方程式。

表Ⅲ-7为 LH004的功能表。




表Ⅲ-7 LH004功能表

输入		
A	Q	Q
0	0	1
1	1	0
“1”接低电位或悬空		“0”低电平
“1”接高电位		“1”高电平

图Ⅲ-10 LH004逻辑图及逻辑方程式


图Ⅲ-11为 LH004的 1 / 2 线路图。



图Ⅲ-11 LH004的线路图( $\frac{1}{2}$ )

图Ⅲ-12为 LH004的外引线功能端排列图，采用18条外引线双列直插式陶瓷封装。

表Ⅲ-8为 LH004的电参数规范表。



图Ⅲ-12 LH004外线功能端排列图

表 III-8 LH004 电参数规范表

		推荐工作条件		
		最 小	典 型	最 大
输入高电平电压 $V_{IH}$		16 V		$V_{CC}$
输入低电平电压 $V_{IL}$				9 V
电源电压		20 V	24 V	28 V
环境温度		-10°C	25°C	70°C

电参数规范表

参数名称		符 号	规 范 值	单 位	测 试 条 件		
直	截止电源电流	$I_{CCH}$	$\leq 22$	mA	$V_{CC} = 28 V$ , $V_I = 28 V$		
流	导通电源电流	$I_{CCL}$	$\leq 16$	mA	$V_{CC} = 28 V$ , 输入悬空		
参	输出高电平电压	$V_{OH}$	$\geq 27$	V	$V_{CC} = 28 V$ ,	$V_{IN1} = 16 V$ , $V_{IN2} = 3.5 V$	
数						$V_{IL1} = 9 V$ , $V_{IL2} = 1.8 V$	
	输出低电平电压	$V_{OL}$	$A$ $B$	$\leq 0.8$	V	$V_{CC} = 20 V$ , $V_{IH1} = 16 V$ , $V_{IL1} = 9 V$	$I_{OL1} = 40 mA$ $I_{OL2} = 6 mA$
						$V_{IH2} = 3.5 V$ , $V_{IL2} = 1.8 V$	$I_{OL1} = 80 mA$ $I_{OL} = 16 mA$
	输出高电平电流	$I_{OH}$	Q Q	$\leq 100$ $\leq 110$	$\mu A$	$V_{CC} = 28 V$ , $V_I = 28 V$ , $V_0 = 28 V$	
	输入低电平电流	$I_{IL}$		$\leq 10$	$\mu A$	$V_{CC} = 28 V$ , $V_I = 0 V$	
	输入高电平电流	$I_{IH}$		$\leq 100$	$\mu A$	$V_{CC} = 28 V$ , $V_I = 24 V$	
动	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$					
态							
参							
数							

## 5. 四输入电路——LH005

图 III-13 为 LH005 的逻辑图。

表 III-9 为 LH005 的功能表。

表 III-9 LH005 功能表

输入 A	输出 $\bar{Q}$
0	1
1	0
“0”接地(低电位)或悬空	“0”低电位
“1”接高电位	“1”高电位





图 III-13 LH005 逻辑图

图Ⅲ-14为LH005的1/2线路图。

图Ⅲ-15为LH005的外引线功能端排列图，采用16条外引线双列直插式陶瓷封装。



图Ⅲ-14 LH005的线路图( $\frac{1}{2}$ )

图Ⅲ-15 LH005的外引线功能端排列图

表Ⅲ-10为LH005的电参数规范表。

表Ⅲ-10 LH005电参数规范表

推荐工作条件


		最 小	典 型	最 大
工作电压		20V	24V	28V
环境温度		-10°C	25°C	70°C
输出高电平电压 $V_{IH}$		16V		
输入低电平电压 $V_{IL}$				9V

电参数规范表

参 数 名 称	符 号	规 范 值	单 位	测 试 条 件
直 流 参 数	截止电源电流	$I_{CCH}$	$\leq 15$	mA $V_{CC} = 28V$ , 输入悬空
	导通电源电流	$I_{CCL}$	$\leq 26$	mA $V_{CC} = 28V$ , $V_I = 28V$
	输出高电平电压	$V_{OH}$	$\geq 27$	V $V_{CC} = 28V$ , $V_I = 9V$
	输出低电平电压	$V_{OL}$	$\leq 0.8$	V $V_{CC} = 20V$ , $V_I = 16V$ A 档 $I_{OL} = 6mA$ B 档 $I_{OL} = 16mA$
	输出高电平电流	$I_{OH}$	$\leq 100$	$\mu A$ $V_{CC} = 28V$ , $V_O = 28V$ , 输入悬空
	输入低电平电流	$I_{IL}$	$\leq 10$	$\mu A$ $V_{CC} = 28V$ , $V_I = 0V$
	输入高电平电流	$I_{IH}$	$\leq 100$	$\mu A$ $V_{CC} = 28V$ , $V_I = 24V$
动 态 参 数	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$	$> 0.10$	ms $V_{CC} = 24V$ , $f = 50Hz$ , $V_{In} = 24V$ , $C_L = 0.022\mu F$

## 6. 双输出电路——LH006

图Ⅲ-16为 LH006的逻辑图和逻辑方程式。



图Ⅲ-16 LH006逻辑图及逻辑方程式


表Ⅲ-11为 LH006的功能表。

表Ⅲ-11 LH006功能表


输入		输出	
A		C (集电极输出)	E (发射极输出)
0		1	0
1		0	1
“0”接地(低电位)或悬空		“0”能吸收电流	“0”不能提供输出电流
“1”接高电位		“1”不能吸收电流	“1”能提供输出电流

图Ⅲ-17为 LH006的 1 / 2 线路图。

图Ⅲ-18为 LH006的外引线功能端排列图，采用16条外引线双列直插式陶瓷封装。



图Ⅲ-17 LH006的线路图( $\frac{1}{2}$ )



图Ⅲ-18 LH006外引线功能端排列图

表Ⅲ-12为 LH006的电参数规范表。

表Ⅲ-12 LH006电参数规范表

推荐工作条件					最小	典型	最大
工作电压					20V	24V	28V
环境温度					-10°C	25°C	70°C
输入高电平电压 $V_{IH}$					16V		
输入低电平电压 $V_{IL}$							9V


  

电参数规范表							
参数名称	符号	规范值	单位	测 试 条 件			
直 流 参 数	截止电源电流	$I_{CCH}$	$\leq 10$	mA	$V_{CC} = 28V$ , 输入悬空		
	导通电源电流	$I_{CCL}$	$\leq 16$	mA	$V_{CC} = 28V, V_I = 28V$		
	输出高电平电压	$V_{OH}$	$\geq 27$	V	$V_{CC} = 28V, V_{IL1} = 9V, V_{IL2} = 2.4V, V_{IL3} = 1.8V, R_C = 40k\Omega$		
	输出低电平电压	$V_{OL}$	$\leq 0.8$	V	$V_{CC} = 28V \quad V_{IH1} = 16V$ $R_C = 40k\Omega \quad V_{IH2} = 8.0V$ $V_{IH3} = 3.5V$	$A$ 档 $I_{OL} = 6mA$ $B$ 档 $I_{OL} = 16mA$ $C$ 档 $I_{OL} = 40mA$	
	输出高电平电流	$I_{OH}$	$\leq 100$	$\mu A$	$V_{CC} = 28V, V_O = 28V$ , 输入悬空		
	输入低电平电流	$I_{IL}$	$\leq 10$	$\mu A$	$V_{CC} = 28V, V_I = 0V$		
	输入高电平电流	$I_{IH}$	$\leq 100$	$\mu A$	$V_{CC} = 28V, V_I = 24V$		
动 态 参 数	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$	$\geq 0.1$	ms	$V_{CC} = 24V, f = 50Hz, V_{In} = 24V, C_L = 0.022\mu F$		

## 7. 双电平转移电路——LH007

图Ⅲ-19为 LH007的逻辑图及逻辑方程式。

表Ⅲ-13为 LH007的功能表。




表Ⅲ-13 LH007功能表

输入	输出
$A$	$\bar{Q}$
0	1
1	0
"0" 接地(低电位)或悬空	"0" 低电位
"1" 接高电位	"1" 高电位


图Ⅲ-19 LH007逻辑图及逻辑方程式

图Ⅲ-20为LH007的1/2线路图。

图Ⅲ-21为LH007的外引线功能端排列图，采用16条外引线双列直插式陶瓷封装。



图Ⅲ-20 LH007的线路图( $\frac{1}{2}$ )



图Ⅲ-21 LH007外引线功能端排列图

表Ⅲ-14为LH007的电参数规范表。

表Ⅲ-14 LH007电参数规范表


推荐工作条件				最小	典型	最大
工作电压				20V	24V	28V
环境温度				-10°C	25°C	70°C
输入高电平电压V <sub>IH</sub>				16V		
输入低电平电压V <sub>IL</sub>						9V

电参数规范表

参数名称	符号	规范值	单位	测 试 条 件		
截止电源电流	I <sub>CCH</sub>	$\leq 10$	mA	V <sub>CC</sub> = 28V, 输入悬空		
导通电源电流	I <sub>CCL</sub>	$\leq 16$	mA	V <sub>CC</sub> = 28V, V <sub>I</sub> = 28V		
输出高电平电压	V <sub>OH</sub>	$\geq 27$	V	V <sub>CC</sub> = 28V, V <sub>IL1</sub> = 9V, V <sub>IL2</sub> = 2.4V, V <sub>IL3</sub> = 1.8V		
输入低电平电压	V <sub>OL</sub>	$\leq 0.8$	V	V <sub>CC</sub> = 28V	V <sub>IH1</sub> = 16V V <sub>IH2</sub> = 8V V <sub>IH3</sub> = 3.5V	A档 I <sub>OL</sub> = 6mA B档 I <sub>OL</sub> = 16mA C档 I <sub>OL</sub> = 40mA
输出高电平电流	I <sub>OH</sub>	$\leq 100$	μA	V <sub>CC</sub> = 28V, V <sub>O</sub> = 28V, 输入悬空		
输入低电平电流	I <sub>IL</sub>	$\leq 10$	μA	V <sub>CC</sub> = 28V, V <sub>I</sub> = 0V		
输入高电平电流	I <sub>IH</sub>	$\leq 100$	μA	V <sub>CC</sub> = 28V, V <sub>I</sub> = 24V		
动态参数	脉冲抗干扰能力	$\Delta T_H$ $\Delta T_L$	>0.1	ms	V <sub>CC</sub> = 24V, f = 50Hz, V <sub>m</sub> = 24V, C <sub>L</sub> = 0.022μF	

### 8. 三T触发器——LH009

图Ⅲ-22为 LH009的逻辑图。



图Ⅲ-22 LH009逻辑图

表Ⅲ-15为 LH009的功能表。


表Ⅲ-15 LH009功能表

输入		入	输出	
R	$\bar{R}$	T	$Q_{n+1}$	$\bar{Q}_{n+1}$
0	悬空	1	$Q_n$	$\bar{Q}_n$
0	悬空	0	$\bar{Q}_n$	$Q_n$
1	悬空	$\phi$	0	1
悬空	1	1	$Q_n$	$\bar{Q}_n$
悬空	1	0	$\bar{Q}_n$	$Q_n$
悬空	0	x	0	1

“0”接地(低电位)或悬空  
“1”高电位      “0”接地(低电位)  
“1”高电位      “0”低电位  
“1”高电位


注：x为任意状态。

图Ⅲ-23为 LH009的单元触发器线路图。



图Ⅲ-23 LH009单元触发器线路图( $\frac{1}{2}$ )

图Ⅲ-24为LH009的外引线功能端排列图，采用16条外引线双列直插式陶瓷封装。



图Ⅲ-24 LH009外引线功能端排列图

表Ⅲ-16为LH009的电参数规范表。

表Ⅲ-16 LH009电参数规范表

		推荐工作条件		
		最 小	典 型	最 大
工作电压		20V	24V	28V
环境温度		-10°C	25°C	70°C
输入高电平电压 R		10V		
T		13V		
输入低电平电压 R				6V
T				8V

电参数规范表

参数名称		符号	规范值	单位	测 试 条 件
直 流 参 数	电源电流	$I_{CC}$	$\leq 20$	mA	$V_{CC} = 28V$
	输出高电平电压	$V_{OH}$	$\geq 26$	V	$V_{CC} = 28V, I_{OH} = 400\mu A$
	输出低电平电压	$V_{OL}$	$\leq 2$	V	$A$ 档 $I_{OL} = 6mA$ $B$ 档 $I_{OL} = 20mA$
	输出高电平电流	$I_{OH}$	$\leq 100$	$\mu A$	$V_{CC} = 28V$
动 态 参 数	$T$ 端抗干扰能力	$\Delta V_T$	$\leq 8$ $\geq 13$	V	$V_{CC} = 24V$
					$8V \rightarrow 0V$ 下降沿触发 $T$ 端，电路状态不变
					$24V \rightarrow 13V$ 下降沿触发 $T$ 端，电路状态不变
	最高工作频率	$f_m$	$> 100$	kHz	$V_{CC} = 24V, f = 100kHz, V_m = 24V$ 输入到 $T$ 端， $C_L = 100pF$